电路板布线会产生主要的寄生组件为电阻、电流及电感。本文量化了高复杂度电路板寄生组件、电路板电容，并列举电路板性能的例子加以说明。

电路板布线所产生的主要寄生组件分别电阻、电容以及电感。举例而言，电路板电阻的形成是从零件到零件的走线结果。电路板中不必要的电容可能会随走线、焊点以及平行走线而产生。电感的产生则由于周边形成回路电感、互感应以及贯孔。从电路图转成实际电路板时，所有的寄生组件都有机会干扰电路的性能。本文量化了最棘手的电路板寄生组件、电路板电容，并列举可清楚看到电路板上性能的例子来说明。非必要电容带来的困扰

在本系列文章中曾讨论过如何不慎在电路板内形成电容。在此重复该概念：两条相邻的平行走线会形成布线电容。电容值可用(图一)中所示的公式计算 。

注:两条走线相邻布置，即可在一块电路板上形成电容。因为此种电容，在一条走在线快速的电压变化可在另一条走在线引起电流信号。图一两条走线相邻布置可在一块电路板上形成电容

当高阻抗模拟走线贴近数字走线时，种电容可能会在敏感的混合讯号电路中造成问题。例如 (图二)中的电路就可能会面临这类问题。注:以三个8位数字电位计和三个运算放大器组成之输出电压达 6万5536阶之16位数字模拟转换器。如果 VDD 在这个系统内是 5V，这个数字模拟转换器的分辨率或 LSB的大小就是 76.3μV。图二线与线太靠近，容易在电路板中产生寄生电容

(图二)电路的动作，使用三个８位数字电位计和三个CMOS运算放大器来组成一个16位数字模拟转换器。图二的左侧，有两个数位电位计（U3a and U3b）接到 VDD与地间，该中心抽头输出端连接至两个运算放大器（U4a 与 U4b）的非反向输入端。使用微控制器U1 之SPI接口来规划数字电位计U2与U3。在这个架构中，每个数字电位计被规划为一个8位之多阶数字模拟转换器。如果VDD等于5V，这些数字模拟转换器的 LSB 大小等于19.61mV。

这两个数字电位计之中心抽头端被连接至两个当缓冲器的运算放大器之非反向输入端。在这个电路结构中，运算放大器之输入端是高阻抗，将数字电位计与电路其它部份隔离。这两个运算放大器输出之变化振幅被规划在不会超出第二级运算放大器允许的范围内。

要让这个电路形成16位数字模拟转换器（U2a），第三个数字电位计会在这两个运算放大器U4a与U4b之输出范围内变动。规划U3a和U3b用来设定数字电位计之输出电压。再者，如果VDD是5V，则有可能将U3a与U3b个别规划为每一步19.61mV的变化量。以此电压跨在第三个8位数字电位计R3 上，使本电路的最低有效位所对应的电压值为 76.3uV。使本电路达最佳性能的关键组件规格见(表一)。

表一使电路达到最佳性能的关键组件规格表

组件

规格

目的

数位电位计

位数

8 位

确定电路最低有效位大小及分辨率。

额定阻值(电阻性组件)

10k(typ)

阻抗越低，则整体电路产生的噪声越低。阻抗较低的电路其电流消耗较高，需做个取舍。

DNL

1最低有效位(最大值)

良好的DNL特性是必要的，以确保16 位操作下不会发生漏码。

电压噪声密度(阻值设在中间)

9 nV /Hz@1kHz

如果这些组件产生之噪声过高，则无法达到16位无噪声之性能。选取较低电阻之组件，可降低数字电位计的噪声。

运算放大器

输入偏压电流，IB

1pA@25 °C

较高的 IB 会导致数字电位计之直流误差，故本电路必须使用 CMOS 放大器。

输入偏移电压

500V (最大值)

A1 与 A2放大器间偏移误差之差异可能损及整个系统的DNL特性。

电压噪声密度

8.7 nV / Hz@10kHz(typ)

如果这些组件产生之噪声过高，则无法达到16位之精确度。选择低噪声放大器，可降低放大器杂讯。

注:从每个组件规格表的众多数中，找出许多主要规格参数，可以让这个电路更成功的用于提供直流电参考电压或任意波形之应用。

本电路可被用于两种基本操作模式；第一种模式用于可规划调整之直流参考电压，在这个模式中，只是偶尔使用电路之数字部份而在正常操作中却没有；第二种模式用于任意波型产生器，在这个模式中，电路之数字部份是操作的核心，且可能发生电容耦合的情形。图二中电路的第一种完成的布线如(图三)所示。注:此为对图二中电路的第一种布线。在图二中可迅速看到，重要的高阻抗模拟走线与数字走线极为接近。本结构在模拟走在线，因特定数位走线之数据输入码改变，产生无预期且随数字电位计的规划需求而变化的噪声。

图三图二中另一方式的布线图

观察布线中有颜色的走线，潜在问题很明显。箭头所指的模拟走线（蓝色）从U3a之中心抽头至U4a之高阻抗放大器输入端。另一箭头所指的数字走线（绿色）是用来传送数字数据以规划设定数字电位计。在实验桌上，发现绿色走在线的数字讯号耦合到敏感的蓝色走线内，如(图四)所示。

注:示波器照片中，最上面是JP1的波形（规划数字电位计的数字数据），中间是JP5的波形（在相邻的模拟走在线的噪声），最下面黄色是TP10的波形（16位数字模拟转换器输出端的噪声）

图四示波器照片图在系统中，规划数字电位计之数字讯号已从走线感应到到另一条具有直流电压之模拟走线，而这个噪声又一路透过电路的模拟部份传递到第三数字电位计（U5a）。第三数字电位计在两个运算放大器之输出状态间变动。解决该问题之方式为将走线分开。(图五)显示一个改善的布线解决方案。注:这个距离实质上已消除了在之前布线中造成干扰的数字噪声。

图五使用这个新的布线，模拟走线和数字走线已被分开注:这个新布线中16位数字模拟转换器正显示一个单一码转换，从通信到数字电位计没有任何数字噪声。

图六布线变更的结果显示图

布线变更的结果如(图六)所示。将模拟与数字走线仔细分开，本电路变成一个很干净的16位数字模拟转换器。第三数字电位计76.29μV的一个单一码转换显示在绿色波形。示波器刻度是80mV/div且被显示的代码变更幅度约为80mV。受限于实究室配备，所以将 16位数字模拟转换器的输出乘以1000倍。

结论

当一系统混合数字与模拟组件时，仔细布线是电路板成功与否的关键。尤其，靠近高阻抗模拟走线的经常变化之数字走线将造成严重的耦合噪声，只有让这两种走线保持距离方可避免这种现象。