一：前言

随着PCB 系统的向着高密度和高速度的趋势不断的发展，电源的完整性问题，信号的完整性问题（SI），以及EMI，EMC 的问题越来越突出，严重的影响了系统的性能甚至功能的实现。所谓高速并没有确切的定义，当然并不单单指时钟的速度，还包括数字系统上升沿及下降沿的跳变的速度，跳变的速度越快，上升和下降的时间越短，信号的高次谐波分量越丰富，当然就越容易引起SI，EMC，EMI 的问题。本文根据以往的一些经验在以下几个方面对高速PCB 的设计提出一些看法，希望对各位同事能有所帮助。

电源在系统设计中的重要性 不同传输线路的设计规则 电磁干扰的产生以及避免措施

二：电源的完整性

1． 供电电压的压降问题。

随着芯片工艺的提高，芯片的内核电压及IO 电压越来越小，但功耗还是很大，所以电流有上升的趋势。在内核及电压比较高，功耗不是很大的系统中，电压压降问题也许不是很突出，但如果内核电压比较小，功耗又比较大的情况下，电源路径上的哪怕是0.1V的压降都是不允许的，比如说ADI 公司的TS201 内核电压只有1.2V，内核供电电流要2.68A，如果路径上有0.1 欧姆的电阻，电压将会有0.268V 的压降，这么大的压降会使芯片工作不正常。如何尽量减小路径上的压降呢？主要通过以下几种方法。

a：尽量保证电源路径的畅通，减小路径上的阻抗，包括热焊盘的连接方式，应该尽量的保持电流的畅通，如下图1 和图2 的比较，很明显图2 中选择的热焊盘要强于图1。

b：尽量增加大电流层的铜厚，最好能铺设两层同一网络的电源，以保证大电流能顺利的流过，避免产生过大的压降，关于电流大小和所流经铜厚的关系如表1 所示。

（表1）

1 oz.铜即35 微米厚，2 oz.70 微米, 类推

举例说，线宽0.025 英寸，采用2 oz.盎斯的铜，而允许温升30 度，

那查表可知， 最大安全电流是 4.0A 。

2． 同步开关噪声的问题。

同步开关噪声（Simultaneous Switch Noise，简称SSN）是指当器件处于开关状态，产生瞬间变化的电流（di/dt），在经过回流途径上存在的电感时，形成交流压降，从而引起噪声，所以也称为Δi 噪声。开关速度越快，瞬间电流变化越显著，电流回路上的电感越大，则产生的SSN 越严重。基本公式为：

VSSN=N·LLoop·(dI/dt) 公式1。

其中I 指单个开关输出的电流，N 是同时开关的驱动端数目，LLoop为整个回流路径上的电感，而VSSN就是同步开关噪声的大小。

如果是由于封装电感而引起地平面的波动，造成芯片地和系统地不一致，芯片的地被抬高这种现象我们称为地弹（Groundbounce）。同样，如果是由于封装电感引起的芯片和系统电源被降低，就称为电源反弹（PowerBounce）。如果芯片内部多个驱动同时开关时，会造成很大的芯片电源电压的压降和地平面的抬高，从而造成芯片的驱动能力的降低，电路速度会减慢。由公式1 可知减小回路电感可以减小VSSN，其中回路电感包括芯片管脚的寄生电感，芯片内部电源和芯片内部地的电感，系统的电源和地的电感，以及信号线自身的电感，这四部分组成。所以见小VSSN 的办法主要有以下几种方式。

a : 降低芯片内部驱动器的开关速率和同时开关的数目，以减小di/dt，不过这种方式不现实，因为电路设计的方向就是更快，更密。

b : 降低系统供给电源的电感，高速电路设计中要求使用单独的电源层，并让电源层和地平面尽量接近。

c :降低芯片封装中的电源和地管脚的电感，比如增加电源/地的管脚数目，减短引线长度，尽可能采用大面积铺铜。

d :增加电源和地的互相耦合电感也可以减小回路总的电感，因此要让电源和地的管脚成对分布，并尽量靠近。

3. 地的分割原则

任何一根信号线中的电流都要通过和它临近的地平面来回到它的驱动端，所以我们进行地的分割的时候要避免避免割断高速信号的回留路径，如下图3 所示：

（图3）

上面的信号回路的电流不得不绕过分割槽，这样会产生很多相关的EMI 问题，以及会给信号线的阻抗匹配产生影响。

三：不同传输线路的设计规则

根据信号线所处印制版中的层叠位置可以将信号线分为微带线和带状线，其中微带线是指在PCB 的表层所走的线，有一层介质和它相临，信号传输速度较带状线要快，带状线在PCB 的内层，有两层介质相临，信号传输速度比微带线要慢，但是EMI，EMC 以及串扰等性能要好的多，所以建议高速信号都走成带状线。

根据信号线传输信号的方式最常见的有两种方式包括单端线和差分线。其中影响单端线传输性能的包括信号的反射和串扰。差分线虽然噪声免疫，但对阻抗控制，差分对间的线长要有严格的控制。下面分别对影响单端线和差分线性能的因素进行一下分析。

1． 单端线反射的形成以及消除办法

我们知道如果源端的阻抗和终端的阻抗相匹配那么信号的功率将会是最大，如果终端和源端阻抗不匹配则将会引起信号的反射，部分信号还会辐射出去造成EMI 问题。

（图4）

那么什么时候反射不用考虑，什么时候不得不考虑呢？如图4

所示，假设信号从源端由高电平变为低电平传输出去，信号传输延时为Tp，（有的文档将沿跳变时间<=四分之一Tp 做为把信号线看成微波中传输线的条件）如果2Tp 小于信号沿的跳边时间的话，反射因素就不用考虑，因为不会影响电平的判断，只会使沿的跳变不规则。相反的如果2Tp 大于信号沿跳变的时间，那么反射会在发射端形成振铃现象，会影响到电平的判断，所以要考虑影响。信号线在介质中的传输速度为：

公式2

公式2 为信号线为带状线时的传输公式。当信号线为微带线时，传输的介电常数的计算公式为：

公式3

如果信号线过长则反射因素就不得不考虑。解决的办法可以在线上串一个小欧姆阻值的电阻，还可以并一个小容值的电容，不过这种方法不太现实。图5 为串联电阻之前的波形，图6 为串联电阻之后的波形。

2． 影响信号间串扰的因素及解决办法。

串扰是信号传输中常见的问题，有些说法只要控制间距是线宽的3 倍就可以了，也就是常说的3W 原则，这种说法只是说间距越大越好，但还是不够全面。

（图7）

由图7 可知除了和线间距D 有关，还和走线层和参考平面的高度H有关。D 越大越好，H 越小越好。随着PCB 的密度越来越高，有时候不能满足3W 原则，这就要根据系统的实际情况，看多大的串扰能够忍受，另外由于工艺的原因H 也不能太小，一般都不要小于5mil。

图8 和图9 为调整线间距和H 前后的对比。

3． 差分线阻抗匹配和走线应注意事项

现今LVDS 走线越来越流行，主要原因是因为它是采用一对线对一个信号进行传输，其中一根上传输正信号，另一根上传输相反的电平，在接收端相减，这样可以把走线上的共模噪声消除。另外就是因为它的低功耗，LVDS 一般都采用电流驱动，电压幅度才350mvpp。

当然它也有缺点就是需要2 倍宽度的走线数来传输数据。

差分线一般传输信号的速度都比较快，所以要进行严格的阻抗控制，一般都控制在100 欧姆。下图10 为一个差分传输模型，其中Z11和Z22 分别为两跟信号线的特性阻抗，K 为另外一跟线对自己的耦合系数。I 为线上的电流。

图10

1 线上任意一点的电压为V1=Z11*i1+Z11*i1*K

2 线上任意一点的电压为 V2=Z22*i2+Z22*i2*K 因为Z11=Z22=Z0，

i1=-i2,所以V1 和V2 大小相等方向相反。所以差分阻抗为

Zdiff=2*Z0*（1-K） 公式4

由公式4 可知差分阻抗不仅和单跟线的特性阻抗Z0 有关，还和耦合系数K 有关，所以调整线宽，间距，介电常数，电介质厚度，都会影响到差分阻抗。

另外差分线大多应用在源同步时钟系统当中，这就要求数据线和时钟线的长度要匹配，类外由差分线自身的特性要求一对之间的两跟线要匹配。下图11 为等长的理想的差分线在接收端的情形。可以看到两跟线完全等延时，再相减之后不会出现误码。而图12 为其中一跟线的延时比另一跟要长的情形，这样再相减误码很容易产生。

图11

图12

由于布线工具和器件本身以及工艺的原因很难做到没一对线和对与对之间的线都匹配，至于相差多少合适，并没有严格的公式，即使有也要具体情况具体分析，不可能都使用。根据以往的调试经验当信号工作在500MHZ~~800MHZ 之间时，对内相差80mil，对间和时钟相差+-250mil，不会出现问题。（仅做参考）。

四：电磁干扰的产生及避免措施

EMI 即电磁辐射是很常见的问题，主要减少电磁辐射的办法有以下几种方法：

a ：屏蔽。在比较敏感或高速的信号周围用地平面进行屏蔽，每格1000mil 打一个地孔。

b ：避免或减小信号的环路面积。由电磁场理论可知变化的电场产生变化的磁场，当开关频率很高的时候，会由环路向外辐射电磁能量，也容易接收外面的磁场，就象是一个天线，所以应该尽量避免。

c ：做好电源的滤波。滤波的器件主要包括磁珠和电容。磁珠类似带通滤波器，可以抑制高频，选择不同容值的电容可以针对不同频率的滤波起到旁路作用。

五：总结

随着PCB 密度，速度的提高，以及工艺方面的限制，信号完整性问题，以及电磁兼容问题会越来越突出，但只要我们依据一定的设计准则，通过一些仿真软件比如说Hyperlynx，还是可以把高速设计问题很好的解决。