在下面的讨论中，我们将具体分析叠层设计如何影响高速电路的电气性能。

一．多层板和铺铜层(Plane)

多层板在设计中和普通的PCB板相比，除了添加了必要的信号走线层之外，最重要的是安排了独立的电源和地层(铺铜层)。在高速数字电路系统中，使用电源和地层来代替以前的电源和地总线的优点主要在于：

为数字信号的变换提供一个稳定的参考电压。 均匀地将电源同时加在每个逻辑器件上 有效地抑制信号之间的串扰

原因在于，使用大面积铺铜作为电源和地层大大减小了电源和地的电阻，使得电源层上的电压很均匀平稳，而且可以保证每根信号线都有很近的地平面相对应，这同时减小了信号线的特征阻抗，对有效地较少串扰也非常有利。所以，对于某些高端的高速电路设计，已经明确规定一定要使用6层(或以上的)的叠层方案，如Intel对PC133内存模块PCB板的要求。这主要就是考虑到多层板在电气特性，以及对电磁辐射的抑制，甚至在抵抗物理机械损伤的能力上都明显优于低层数的PCB板。

如果从成本的因素考虑，也并不是层数越多价格越贵，因为PCB板的成本除了和层数有关外，还和单位面积走线的密度有关，在降低了层数后，走线的空间必然减小，从而增大了走线的密度，甚至不得不通过减小线宽，缩短间距来达到设计要求，往往这些造成的成本增加反而有可能会超过减少叠层而降低的成本，再加上电气性能的变差，这种做法经常会适得其反。所以对于设计者来说，一定要做到全方面的考虑。

二．高频下地平面层对信号的影响

如果我们将PCB的微带布线作为一个传输线模型来看，那么地平面层也可以看成是传输线的一部分，这里可以用“回路”的概念来代替“地”的概念，地铺铜层其实是信号线的回流通路。电源层和地层通过大量的去耦电容相连，在交流情况下，电源层和地层可以看成是等价的。在低频和高频下电流回路有什么不同呢?从下图中我们可以看出来，在低频下，电流是沿电阻最小的路径流回，而在高频情况下，电流是沿着电感最小的回路流回，也是阻抗最小的路径，表现为回路电流集中分布在信号走线的正下方。

高频下，当一条导线直接在接地层上布置时，即使存在更短的回路，回路电流也要直接从始发信号路径下的布线层流回信号源，这条路径具有最小阻抗，即电感最小和电容最大。这种靠大电容耦合抑制电场，靠小电感耦合抑制磁场来维持低电抗的方法称为自屏蔽。

下面这个公式反映了信号线下方回流路径上的电流密度随各种条件而变化的规律：

从公式中可以得出结论：在电流回路上，离信号线越近的位置，电流的密度越大，这种情况下整个回路的面积最小，因而电感也最小。同时可以想象，信号线和回路如果离的很近，两者电流大小近似相等，方向相反，在外部空间产生的磁场可以相互抵消，因此对外界的EMI也很小。所以，在叠层设置时最好保证每个信号走线层都有很近的地平面层相对应。

现在考虑地平面上的串扰问题，在高频数字电路中，造成串扰的主要原因是电感耦合的结果。从上面回路电流密度分布的公式看出，当几个信号线离的比较近的时候，相互的回路电流会产生交叠，这时候两者之间的磁场必然相互干扰，从而产生串扰噪声。串扰电压的大小和信号线之间的距离D，地平面的高度H以及系数K有关，见下图：

式中K与信号的上升时间以及相互干扰的信号线的长度有关。对于叠层设置来说，无疑拉近信号层和地层的距离将会有效的减少地平面的串扰。

在实际PCB布线时经常会遇到这样一个问题，就是在对电源和地层进行铺铜时，如果不注意，可能会在铺铜区里出现一个隔离的槽，这一情况往往是由于过孔过密，或者过孔的隔离区设计不合理造成的(如图)。后果是减慢了上升时间，增加了回路面积，从而导致电感的增大，容易产生不必要的串扰和EMI，我们要避免发生这种现象。

因为回路电流绕道而增大的电感大致可以表示为：

L=5Dln(D/W)

D代表信号线到断槽最近端的垂直距离，W是指走线的线宽。

三．几种典型的叠层方案及分析

了解了上述基本知识，我们可以得出相应的叠层设计方案。总体来说，尽量遵循以下几方面的规则：

铺铜层最好要成对设置，比如六层板的2，5或者3，4层要一起铺铜，这是考虑到工艺上平衡结构的要求，因为不平衡的铺铜层可能会导致PCB板的翘曲变形。 信号层和铺铜层要间隔放置，最好每个信号层都能和至少和一个铺铜层紧邻。 缩短电源和地层的距离，有利于电源的稳定和减少EMI。 在很高速的情况下，可以加入多余的地层来隔离信号层，但建议不要多加电源层来隔离，这样可能造成不必要的噪声干扰。

但实际情况是，上述谈到的各种因素不可能同时满足，这时我们就要考虑一种相对来说比较合理的解决办法。下面就分析几种典型的叠层设计方案：

首先分析四层板的叠层设计。一般来说，对于较复杂的高速电路，最好不采用4层板，因为它存在若干不稳定因素，无论从物理上还是电气特性上。如果一定要进行四层板设计，则可以考虑设置为：电源-信号-信号-地，还有一种更好的方案是：外面两层均走地层，内部

两层走电源和信号线，这种方案是四层板设计的最佳叠层方案，对EMI有极好的抑制作用，同时对降低信号线阻抗也非常有利，但这样布线空间较小，对于布线密度较大的板子显得比较困难。

下面重点讨论一下六层板的叠层设计，现在很多电路板都采用6层板技术，比如内存模块PCB板的设计，大部份都采用6层板(高容量的内存模块可能采用10层板)。最常规的6层板叠层是这样安排的：信号-地-信号-信号-电源-信号，从阻抗控制的观点来讲，这样安排是合理的，但由于电源离地平面较远，对较小共模EMI的辐射效果不是很好。如果改将铺铜区放在3和4层，则又会造成较差的信号阻抗控制及较强的差模EMI等不良问题。还有一种添加地平面层的方案，布局为：信号-地-信号-电源-地-信号，这样无论从阻抗控制还是从降低EMI的角度来说，都能实现高速信号完整性设计所需要的环境。但不足之处是层的堆叠不平衡，第三层是信号走线层，但对应的第四层却是大面积铺铜的电源层，这在PCB工艺制造上可能会遇到一点问题，在设计的时候可以将第三层所有空白区域铺铜来达到近似平衡结构的效果。

更复杂的电路实现需要使用十层板的技术，十层的PCB板绝缘介质层很薄，信号层可以离地平面很近，这样就非常好的控制了层间的阻抗变化，一般只要不出现严重的叠层设计错误，设计者都能较容易地完成高质量的高速电路板设计。如果走线非常复杂，需要更多的走线层，我们可以将叠层设置为：信号-信号-地-信号-信号-信号-信号-电源-信号-信号，当然这种情况不是我们最理想的，我们要求信号走线能在少量的层布完，而是用多余的地层来隔离其它信号层，所以更通常的叠层方案是：信号-地-信号-信号-电源-地-信号-信号-地-信号，可以看到，这里使用了三层地平面层，而只用了一层电源(我们只考虑单电源的情况)。这是因为，虽然电源层在阻抗控制上的效果和地平面层一样，但电源层上的电压受干扰较大，存在较多的高阶谐波，对外界的EMI也强，所以和信号走线层一样，是最好被地平面屏蔽起来的。同时，如果使用多余的电源层来隔离，回路电流将不得不通过去耦电容来实现从地平面到电源平面的转换，这样，在去耦电容上过多的压降会产生不必要的噪声影响。

四．总结

上面仅仅讨论了在PCB叠层设计时会遇到的部分问题，具体应视实际情况而定，在能力范围内，经常还要兼顾信号质量与成本。在依照上面所阐述的理论原则来进行叠层方案的设计的同时，我们还需要考虑一些其它的布线原则来配合，比如每一层走线的方向，信号层电源线宽的定义，以及去耦电容的摆放等等。只有综合考虑各方面的因素，才能最终设计出一块性能较好的电路板。