0 引言

功耗对于集成电路的进一步发展起着至关重要的作用，尤其对于集成电路更加精密化的设计来说，如果功耗问题难以解决，那么对于更精密更微小的集成电路的研制是个非常大的阻碍。因此，对集成电路的功耗估计和降低电路功耗问题已经在各个领域中得以开展。本文在介绍了集成电路的功率损耗研究背景下，首先对低功耗技术的应用进行了诠释，进而介绍了集成电路总功耗的估计方法，最后介绍了在集成电路上进行低功耗设计的方法。

1 低功耗技术综述

系统中的功率损耗大多是由于集成电路的的工作时的功率损耗，它主要包括集成电路的供电电压，工作频率，电路性能，外部环境，接口技术等。

系统的功率效率取决于软、硬件设计决策与应用系统工作性能的匹配程度。低功耗机制并不只是针对电池供电设备的设计约束条件，它也是许多高性能有线系统的一个主要考虑因素。在嵌入式设计中使用的处理器的功耗可能只占系统总功耗预算的较小一部分，但你对系统和软件体系结构的抉择可能会对总的处理性能、功率消耗和电磁干扰（EMI）性能产生重大影响。对电池供电的系统而言，较低的总功耗可能意味着你的设计得益于更长的电池寿命，亦即能使你选用较小的电池来减少系统的体积、重量和成本。对一些系统来说，通过降低功率的损耗可以减少系统对散热的过度依赖，这种系统通常自身不会发出很多的热量。这种系统不仅放出的热量少而且发出的噪音也会很少，这是由于这些系统对风扇散热的需求较少，因此其风扇的功率相对较小，从而使得不会发生大风扇造成过度噪音的状况。这些系统在功率达到最高点的时候功率损耗小，能够承受高功率对器件承受力的影响，从而增强系统的性能。

集成电路的功耗可以分为静态功耗和动态功耗。静态功耗是指在集成电路不工作时发生的功率损耗，尽管电路在静止状态下产生功率损耗较小，但是由于系统中电路数量庞大因此不容忽视。尤其对于长时间处于不工作状态的系统中，其静态功耗的积累变得不可忽视。静态功耗的原因是三极管 PN 结反向偏置产生的漏电流，在 PN 结上产生功率的损耗。虽然漏电流很小，但是由于集成电路中大量的反向偏置产生的漏电流的累积，有可能造成器件的发热。降低漏电流大小的方法是完善器件的工艺处理以及降低器件的供电电压，例如现在大多数器件都采用 3.3V以取代传统 5V 供电电压。这些漏电流广泛存在于系统的核心芯片以及外围电路中，对核心芯片的主要影响是造成芯片的过度发热，可能造成工作状态的错误，对外围电路的功率损耗则会造成系统整体上的功率损耗，造成能源的浪费。动态功耗指的是电路在工作过程中产生的信号的变化引起，动态功耗与系统的供电电压，频率等有关。在长时间处于运行中的系统中动态功耗占主要部分，静态功耗可以忽略，动态功耗可以用 P=CFU 来进行粗略的计算，这其中 C 是开关电容，F 为开关频率，U 是电源电压。动态电容在系统中是由系统自身所影响，主要由系统的生产工艺水平造成的，当系统硬件部分已经成型后，基本不可能发生根本性的变化。而电源电压对动态功耗的影响较大，随着电源电压的提升，动态功耗呈现出直线型的提高。并且随着系统开关频率的提高，在单位时间内工作次数的增加也会造成系统动态功耗的提高。

2 集成电路功耗估计

集成电路功耗估计可以用下式表示 ：

（ 3-1）

其中，P 为集成电路总功率的损耗，C 是系统的节点电容，为集成电路系统的供电电压，f 为系统的工作频率，是系统状态切换的参数，即单位周期内系统状态变化的平均次数，为每次转换过程中瞬间发生短路时电流中含有电荷的数量， 为系统开关管的漏电电流。

在公式 (3-1) 中，代表电路的工作状态发生变化时产生的功率损耗，也就是节点电容在状态变化时对电流中电荷的充放电造成的功率消耗的大小，尤其在工作状态变化频繁的工作电路中，这种由于工作状态变化产生的功率损耗占了主要的部分 ；指的是系统发生短路时产生的功率损耗，这是由于系统发生短时的二极管或者三极管 PN 结瞬间导通产生的损耗，尽管这部分损耗发生的时间很短暂，但是由于短路电流很大，因此此损耗也不可忽视。指的是系统泄漏电流造成的损耗，也就是系统的静态损耗，在系统工艺水平基本固定的前提下，考虑降低系统的供电电压，尤其在长时间处在静态状态下的系统中，这种静态损耗不可忽视。由上面的分析我们可以知道，若是想降低集成电路的动态损耗，一方面可以通过降低节点电容和系统供电电压的大小、并且在不需要特别精密的计算的前提下降低系统的工作频率，另一方面可以通过降低系统节点的阈值，从而在静止状态下降低系统的静态损耗，尤其是系统泄漏电流无法很好预测和控制的前提下。通过对这些参数进行改善，可以有效地控制集成电路的功率损耗，因此低功耗集成电路的设计的根本目的是对这些参数进行有效的设计。

3集成电路低功耗设计的策略

集成电路低功耗的设计是一个综合性的问题，需要将系统分成多个层次，大的方面分为软件和硬件层，在硬件层又可以分为多个层次，进而在系统各个层次中通过使用不同的策略降低损耗，并且各个层之间通过配合从整体上降低系统的功率损耗，从而达到提升系统性能的特点。

下面介绍一些基本的低功耗设计的方式 ：

(1) 尽可能的降低系统芯片或者电路的面积和性能，通过系统指令的并行运行以及模糊控制从而在软件上对性能做出弥补，从而降低由于面积过大造成的系统功率损耗 ；

(2) 在系统时钟上，关闭不使用的模块时钟，这些不参与系统正常运行的模块的时钟应该在系统初始化的时候尽可能的关闭 ；

(3) 由于可编程逻辑电路在功率损耗上要远远大于系统中专用的模块电路，因此尽可能的使用专用的电路进行功能的实现 ；

(4) 对软件算法进行优化，尤其对循环较多的算法进行优化可以降低对系统硬件的依赖 ；

(5) 开发新的集成电路产品工艺，从根本上解决由于工艺设计上的缺陷导致的电路的损耗过大。

在系统的工艺级别上，我们通过降低集成电路的体积，不仅能够对使用者来说有着更好的体验，更为系统的功耗降低加大了可能，但是这对系统实现其本来的功能提出了更高的要求。对系统集成度的增加使得系统中芯片数量减少或者数量降低，从而达到降低功耗的目的。与此同时，系统集成度的提高使得系统中线路损耗降低，进一步减少了总功耗。上述两个方法是在系统集成度提高的前提下进行的。然而对于系统的供电电压的降低仍然能够有效地降低系统功耗，然而这种降低系统工作电压的方式需要进一步研制出体积更小的电平转换电路。除了系统工作电压外，二极管阈值电压的改进也是一个新的目标。到现在，大多数集成电路的阈值电压都设定在 0.7V 至 1.0V 之间，这种高阈值的电源造成了开启功率损耗的增加。在 5V 的工作场合中，这种高阈值电压可以降低漏电流的消耗，从而降低静态功耗，而且在抗噪声干扰上有着独特的优势。然而在 3.3V 以及更低电压的工作场合中，0.7V 显然已经造成了过多的功率损耗，并且在抗噪声干扰方面已经超过了限制，目前对降低二极管阈值电压的研究已经有许多研究成果。

4 结论

本文针对集成电路低功耗进行了全面的分析，通过对功率损耗的产生以及功率损耗对集成电路的危害，提出了集成电路功率损耗的估算方式，并且给出了估算的公式，可以通过最快的速度对集成电路功耗进行估算。文章的最后提出了集成电路降低功耗的措施，给出了降低功耗的目标和方向。