以下这些框图极其简单地描述了这些不同的架构概念。

a.在逐次近似模/数转换器中,模拟输入电压通过采样保持技术得以“定格”。然后,N位寄存器被设置成中幅模式：寄存器的最高位被设置为1,使得数/模转换器输出可达到中阶值。

如输入电压高于数/模转换器输出电压,比较器输出为真且最高位仍为1。但如果输入电压低于数/模转换器输出电压,寄存器的最高位将变为逻辑0。

转换器控制逻辑将转到下一个位,促使该位增高并执行另一个比较,直至到达最低位。当转换完成时,N位数字将会出现在寄存器中。请参阅相关插图

图1

b. 在管线型模/数转换器中,每个平行阶段进行一位逐次采样或同时进行多位逐次采样。模拟输入适用于采样保持,一阶模/数转换器使其转换成3位。然后输入一个小型数/模转换器,从采样保持输出值中产生模拟输出。“残留信号”被放大,然后输入下一阶,如此继续。移位寄存器及时调整各阶位值并将组合采样传递给纠错逻辑器。请参阅相关插图

图2

c.△-Σ转换器不是简单地直接进行时域分析,更多情况下用于频域分析。(www.intersil.com/data/an/an9504.pdf中的Intersil Applications Note 9504介绍了一种详细的数学分析法。)可以说,对输入信号进行粗略超采样(采样目标远高于Nyquist值,以便获得最大关注输入频带)可排除混淆现象。更重要的是,它将量化杂讯(将连续输入信号变成一连串非连续信号所产生的分辨误差)的频率成分以更大的带宽进行传播。这样就降低了量化杂讯的平均级别并提高大部分杂讯的频率。多数杂讯可通过急速减弱数字滤波器的关注频带进行消除。请参阅相关插图

图3