线性调频ＤＤＳ芯片的出现对新一代雷达波形的产生及本振信号的生成产生了巨大的影响,这类雷达信号已能满足目标探测、目标跟踪及目标识别等不同的需要。同时,将ＤＤＳ用于雷达系统对降低目标的模糊度、减少虚警概率和提高雷达电磁兼容能力有极大的帮助。本文介绍的ＡＤ９９５６就是一种高集成度的高性能ＤＤＳ芯片,它可产生高分辨率、高扫描率、可编程的信号,可广泛地应用于雷达信号源中。

１AD9956的主要特点参数

ＡＤ９９５６可产生μＨｚ频率分辨率、精微电流消耗的高分辨率、可编程信号源,并可根据需要配置成多种电路,因而可用于雷达和扫描系统中ＦＭ啁啾声信号的生成、汽车雷达、测试和测量设备以及声光设备驱动器之中。

ＡＤ９９５６的主要性能指标如下：

●具有４００ＭＳＰＳ内部ＤＤＳ时钟速率;

●带１４位ＤＡＣ和４８位频率调谐字;

●带有２００ＭＨｚ输入的相位检测器;

●可进行电荷泵电流的数字控制;

●可对６５０ＭＨｚ ＰＥＣＬ驱动器的转换速率进行编程控制;

●１ｋＨｚ失调时的相位噪音小于１３５ｄＢｃ／Ｈｚ;

●１６０ＭＨｚ时的ＳＦＤＲ为８０ｄＢ;

●可进行２５ＭＢｐｓ写速度串行Ｉ／Ｏ控制;

●带有可编程１～１６相位检测器和５０ＭＨｚ预标定器（&pide;Ｍ,&pide;Ｎ）;

●内含可编程的ＲＦ预标定器（&pide;Ｒ）（Ｒ＝２,４,８）;

●工作电压为１．８Ｖ;

●Ｉ／Ｏ和电荷泵电源电压为３．３Ｖ;

●可用软件控制功耗;

●采用４８引脚ＭＬＦ封装。

２管脚分布

ＡＤ９９５６引脚排列如图１所示。该器件的主要引脚包括串口复位信号（ＳＹＮＣ＿Ｉ／Ｏ）、Ｉ／Ｏ更新信号（Ｉ／Ｏ ＵＰＤＡＴＥ）、ＲＦ预标定器和ＤＤＳ参考时钟输入（ＲＦ＿ＩＮ）、ＰＥＣＬ驱动器输出（ＤＲＶ＿ＯＵＴ）、ＤＲＶ输出电流设置（ＤＲＶ＿ＲＳＥＴ）、鉴相器参考输入（ＲＥＦ）、鉴相器振荡器反馈输入（ＯＳＣ）、电荷泵电流设置（ＣＰ＿ＲＳＥＴ）、电荷泵输出（ＣＰ＿ＯＵＴ）、ＤＡＣ模拟信号输出（ＩＯＵＴ）、ＤＡＣ输出电流设置（ＤＡＣ＿ＲＳＥＴ）以及串行数据Ｉ／Ｏ端口（ＳＤＩ／Ｏ）等。

３结构原理

ＡＤ９９５６的功能框图如图２所示。ＡＤ９９５６内部由ＤＤＳ核、ＲＦ分频ＤＡＣ、鉴相器／电荷泵和一个差分时钟驱动器组成。其工作特性包括精确调谐的４８－ｂｉｔ相位累加器、可提供匹配系统时延的１４－ｂｉｔ相位偏移字以及可提供线性扫频的２４－ｂｉｔ频率累加器。储存在相位累加器中的瞬时值可表示正弦频率的瞬时相位。在每个系统时钟周期,相位累加器的增量由储存在控制寄存器中的频率调谐字（ＦＴＷ）决定,它一般通过ＦＴＷ增加其值直到溢出（超出最大值）。由于较大的ＦＴＷ会引起频繁的溢出,因此可表示更高的频率。相反,较小的ＦＴＷ会导致较慢的溢出以表示较低的频率。

４ 高线性度ＬＦＭ信号发生器

线性调频连续波雷达的距离分辨力一般可由线性调频信号的带宽和线性度决定。因此在雷达应用中,产生高线性度的宽带线性调频信号至关重要。由于ＡＤ９９５６的调谐分辨率达１０μＨｚ。所以利用ＡＤ９９５６可产生高线性度的宽带线性调频连续波（ＬＦＭＣＷ）信号。其原理图如图３所示。

传统的ＰＬＬ电路会遇到两个基本限制：首先,反馈环路上的分频器是整数值,因此环路的分辨率受限。其次,简单的分频器用在环路上时,其环路增益是静态的,这一点限制了输出频率的扫描。而ＡＤ９９５６把ＤＤＳ部分用在了ＰＬＬ环路上,这样就克服了传统ＰＬＬ的两个限制。

图３中的ＤＤＳ线性扫频输出的信号经ＤＡＣ转变为模拟信号后,再通过低通滤波器输入鉴相器的ＯＳＣ和ＯＳＣ端,鉴相器输出ＣＰ＿ＯＵＴ通过低通滤波器后作为ＶＣＯ输入,最后再将ＶＣＯ输出经过Ｒ分频器后输入到ＤＤＳ的输入端。

该设计中的ＤＤＳ扫频起始频率为２４ＭＨｚ,终止频率为２５ＭＨｚ,最高分辨率达１０μＨｚ。ＶＣＯ扫频起始频率为２．６ＧＨｚ,终止频率为２．７ＧＨｚ分辨率达０．０１μＨｚ。

通过编程可以改变扫频速率及分辨率,同时可以改变输出频率。ＡＤ９９５６控制字的改变可通过计算机串口实现。其主过程为：首先是主复位ＲＥＳＥＴ,主要任务是清除所有的累加器并使所有的寄存器恢复为默认值;其次是送串口数据ＳＤＩ／Ｏ,其中３－线方式只做输入,２－线方式则既做输入也做输出;第三是更新串口（Ｉ／Ｏ ＵＰＤＡＴＥ）,即把所有Ｉ／Ｏ缓冲器里的数据送到各自对应的寄存器中,以实现对扫频速率、分辨率及输出频率的编程。