突破精度限制——了解运算放大器的精度挑战-文章-电子竞赛-放大器类

突破精度限制——了解运算放大器的精度挑战

时间:03-10 09:30 阅读:1102次

*温馨提示：点击图片可以放大观看高清大图

简介：突破精度限制——了解运算放大器的精度挑战

摘要

在精密测量过程中，系统工程师们面临的第一个挑战便是如何选择具备最佳性能的运算放大器以及安装在其周围的其他组件。这项工作很重要。在一些有空间限制的应用中，工程师们常常会寻求体积最小的封装，但是这种小型封装具有一定的优势却无法提供理想的精度。本文讨论 IC 制造商用于克服精度挑战的一些技术，并让读者更好地理解封装前和封装后用于获得最佳性能的各种方法，甚至是使用最小体积的封装。

高精确模拟定义

工程师对于运算放大器 (op amps) 精度的定义并不一样，其主要取决于不同的应用。在面对十多家厂商提供的数万件放大器时，工程师常常面临如何选出最佳性能的放大器的难题。也就是说，最高性价比——假设系统还需要其他组件。例如，石油勘探或者地震研究的震动分析应用，要求放大器拥有非常低的输入偏移电压，并且在长时间使用和温度变化的情况下具有非常小的偏差漂移。只有这样，才能保证对数字化信号的影响降至最小。换句话就是说，低噪声、高精度的运算放大器不会严重影响高分辨率数据转换器的性能，从而提供更高的精准度。相反，血糖监测仪通常对偏移和温度偏差漂移的要求则要低得多。

图 1 便携式震动仪的典型结构图

图 2 血糖监测仪的典型结构图

大多数半导体公司都会在运算放大器精度的定义术语方面取得一致意见。实际上，他们会对其进行分组。一般而言，如果运算放大器的初始偏移电压低于 1mV 且单位增益频宽小于 50 MHz，则按照精度来进行分组。但是，这种精度与工艺技术有关，即使在相同器件中也是如此。根据不同的封装，两条不同规格的生产线生产出同一种放大器的情况并不常见。这是因为，更小的封装更容易受到挤压裸片的封装模塑的应力。

过去，双极输入器件在精度方面领先。尽管一些人认为这些器件仍然是最佳选择（在许多方面它们的确如此），但是最近的一些 CMOS 和 JFET 设计取得了巨大的进步。OPA140 便是一个 JFET 输入放大器的一个例子，它拥有 120 uV 的最大偏移电压，并且在更大的工业温度范围其偏差漂移仅为 1 uV/°C。

在不斩波的情况下实现高精度

和系统工程师一样，IC 设计人员使用各种 IC 级技术，以实现高精度。IC 设计人员实现这种精度的一种方法是使用斩波器稳定实现，也可单独或者联合实现自动归零。尽管这些技术非常有效，但是其存在一些缺点，而这些缺点让放大器在一些应用中的表现不让人满意。为了解决这个问题，许多制造厂商都提供了一些 IC 级修整方法，以获得更低的偏移电压。这种方法反过来又提高了温度变化偏差漂移性能。但是，并非所有修整方法都拥有这种优点。一些修整方法可能并不适合于面向成本敏感性应用的设计。一般情况下，一旦定义了产品并且明确了目标应用以后，便可选定实现高精度的方法。

修整还是不修整

一种最为古老的修整方法是“齐纳去除法 (Zener-zapping)”。去过，许多精密放大器都使用了这种方法。一般而言，这种方法应用于大尺寸处理器，而诸如 CMOS 这样的小型处理器使用这种方法时，成本效益较低。“齐纳去除法”是一种片上处理技术。尽管可以获得非常高的精度，但它通常要求更大的裸片面积，这让它难以适用于小型封装。

激光修整是精密器件中普遍使用的一种方法，其具有许多优点，例如：测试用焊点更少、连接修整成本更低。这种方法广泛用于差分和测量放大器，目的是改善电阻器匹配度，以及提供必要的共模抑制比 (CMRR)。但是，这种方法缺少装配后修整的能力。

EEPROM 是我们能够使用的另一种片上方法，但很少用于独立放大器，因为这种方法通常要求更多的引脚和屏蔽。

由于对精度的需求不断增加，许多制造厂商现在会提供装配后修整功能。这种多晶硅保险丝熔断技术不需要额外的引脚或者测试用焊点，并且相比封装修整方法可以节省大量的成本。这是一种真正意义上的技术突破，因为许多 CMOS 放大器现在都可以达到史无前例的DC精度水平，也即百微伏以下的初始偏移和一微伏以下的偏差漂移。OPA376 是一款具有 25 µV 保证偏移电压的 CMOS 输入放大器，也可以受益于这些 DC 参数。装配后修整让广大 IC 设计人员和布局工程师，可以克服小封装中产生的机械应力，从而拥有小型化的优异精度。除节省成本以外，CMOS 使用这种方法，还让更低电压的使用成为现实。更低电压的电源，让用户拥有更长的电池工作时间（便携式应用的基本要求），并帮助节省高密度电路板的功耗，同时还提供了一种逻辑器件和微控制器的简单接口。

表 1 概括了各种修整方法，并根据技术和制造厂商按照装配前和装配后对其进行分类。