解读FPGA电容在线测试系统电路设计方案
时间:04-17 13:17 阅读:831次
*温馨提示:点击图片可以放大观看高清大图
简介:PCB在焊接完成后,需要对其元器件进行测试,传统的方法是将其焊离PCB板后测试,但该方法不仅 麻烦、效率低,且容易损伤电路板而极不实用;另一方法就是人工结合机器进行测试,但这需要测试人员有一定的经验,也给测试带来了一定的不确定性,使得测 试结果的精准度无法达到现代电路板的可靠性要求。所以,本文研究了一种可行的、简单实用及高精度的电容在线测试电路。
PCB在焊接完成后,需要对其元器件进行测试,传统的方法是将其焊离PCB板后测试,但该方法不仅 麻烦、效率低,并且容易损伤电路板而极不实用;另一方法就是人工结合机器进行测试,但这需要测试人员有一定的经验,也给测试带来了一定的不确定性,使得测 试结果的精准度无法达到现代电路板的可靠性要求。所以,本文研究了一种可行的、简单实用及高精度的电容在线测试电路。另外,随着EDA技术的快速发 展,FPGA以其高集成度、高可靠性及灵活性等特点正在快速成为数字系统开发平台,在多种领域都有非常广阔的应用前景。本设计结合上述两特点,设计了一种 基于向FPGA内植入Nios II嵌入式软核作为控制器的电容在线测试电路。
测试原理
PCB在焊接完成后,需要对其元器件进行测试,传统的方法是将其焊离PCB板后测试,但该方法不仅 麻烦、效率低,并且容易损伤电路板而极不实用;另一方法就是人工结合机器进行测试,但这需要测试人员有一定的经验,也给测试带来了一定的不确定性,使得测 试结果的精准度无法达到现代电路板的可靠性要求。所以,本文研究了一种可行的、简单实用及高精度的电容在线测试电路。另外,随着EDA技术的快速发 展,FPGA以其高集成度、高可靠性及灵活性等特点正在快速成为数字系统开发平台,在多种领域都有非常广阔的应用前景。本设计结合上述两特点,设计了一种 基于向FPGA内植入Nios II嵌入式软核作为控制器的电容在线测试电路。
测试原理
串行输入方式,在W_CLK上升沿把数据位D7的一位数据串行输入,当输入40位后,用一个FQ_UD脉冲即可更新输出频率和相位。图4为DDS硬件电路图。
其中,D0~D7为八位数据输入端口,给内部寄存器装入40位控制数据,本文采用串行输入,所以只 用到D7位与FPGA相连;CLKIN为外部参考时钟输入,本设计采用100M外部时钟输入;W_CLK为字输入信号,上升沿有效;FQ_UD为频率更新 控制信号,时钟上升沿确认输入数据有效;VINP和VINN分别为内部比较器的正负输入端;IOUT为内部DAC输出端;IOUTB为“互补”DAC输出 端;AVDD和DVDD采用+5V供电。IOUT输出信号经过滤波器后作为测试电路的激励信号。
通过上述实测值与标准值的比较可以看出本文设计的由FPGA控制的电容在线测试系统具有多量程自动选择,测试精度高,使用方便等特点,测试范围达到0.01μF~3μF.经理论分析和试验证明,该设计具有很强的实用性和可靠性。