一、电路工作原理

图3—8—1所示是数字钟的原理框图(原理图见附录一的附图1—1)。由图可见，该数字钟由秒脉冲发生器，六十进制“秒”、“分”计时计数器和二十四进制“时”计时计数器，时、分、秒译码显示电路，校时电路和报时电路等五部分电路组成。

1．秒信号发生电路

秒信号发生电路产生频率为1 Hz的时间基准信号。数字钟大多采用32768(215Hz石英晶体振荡器，经过15级二分频，获得1Hz的秒脉冲，如图3—8—2所示。该电路主要应用CD4060。CD4060是14级二进制计数器／分频器／振荡器。它与外接电阻、电容、石英晶体共同组成215=32768 Hz振荡器，并进行14级二分频，再外加一级D触发器(74LS74)二分频，输出

1Hz的时基秒信号。CD4060的引脚排列如图3—8—3所示，表3—8—1为CD4060的功能表，图3—8—4所示为CD4060的内部逻辑框图。R4是反馈电阻，可使CD4060内非门电路工作在电压传输特性的过渡区，即线性放大区。R4的阻值可在几兆到十几兆之间选择，一般取22 MΩ。C2是微调电容，可将振荡频率调整到精

确值。

2．计数器电路

"秒”、“分”、“时”计数器电路均采用双BCD同步加法计数器CD4518，如图3—8—5所示。“秒”、“分”计数器是六十进制计数器，为了便于应用8421BCD码显示译码器工作，“秒”、“分”个位采用十进制计数器，十位采用六进制计数器，如图(a)所示。“时”计数器是二十四进制计数器，如图(b)所示。CD4518的引脚排列和功能分别见图3—8—6和表3—8—2。

3．译码、显示电路

“时”、“分”、“秒’’的译码和显示电路完全相同，均使用七段显示译码器74LS248直接驱动LED数码管LC5011—11。图3—8—7所示为秒位译码、显示电路。74LS248和LC5011—11的引脚排列如图3—8—8所示。

4．校时电路

校时电路如图3—8—9所示。“秒’’校时采用等待校时法。正常工作时，将开关S1拨向VDD位置，不影响与门G1传送秒计数信号。进行校对时，将S1拨向接地位置，封闭与门G1，暂停秒计时。标准时间一到，立即将S1拨回VDD位置，开放与门G1。“分”和“时”校时采用加速校时法。正常工作时，S2或S3接地，封闭与门G3或05，不影响或门G2或04传送秒、分进位计数脉冲。进行校对时，将S2、s3拨向VDD位置，秒脉冲通过G3、G2或G5、G4直接引入“分”、“时”计数器，让“分”，“时”计数器以秒节奏快速计数。待标准分、时一到，立即将S2、S3拨回接地位置，封锁秒脉冲信号，开放或门G2、G4对秒、分进位计数脉冲的传送。

5．整点报时电路

整点报时电路如图3—8—10所示，包括控制和音响两部分。每当“分”和“秒”计数器计到59分51秒，自动驱动音响电路发出五次持续1s的鸣叫，前四次音调低，最后一次音调高。最后一声呜叫结束，计数器正好为整点(“00”分“00”秒)。

(1)控制电路

每当分、秒计数器计到59分50秒，即时，开始鸣叫报时。此间，只有秒个位计数，所以

另外，时钟到达51、53、55、57和59秒(即QAl=1)时就鸣叫。为此，将Qc4、QA4、QD3、QA3、QD2、QA2和QAl逻辑相与作为控制信号C

所以

在51、53、55和57秒时，QDl=O，y=A，扬声器以512 Hz音频鸣叫四次。在59秒时，QDl=1，y=B，扬声器以1024 kHz音频鸣叫最后一响。报时电路中的512 Hz低音频信号A和1024 Hz高音频信号B分别取自cD4060的Q6和Q5。

(2)音响电路

音响电路采用射极输出器VT驱动扬声器，R6、R5用来限流。

二、元器件选择见表3—8—3。

三、安装与调试

1．根据原理图和所示安装图，用常规工艺安装好电路。

2．确认安装无误后，接通电源，逐级调试：

用通用计数器(见附录二)测量晶体振荡器输出频率，调节微调电容C2，使振荡频率为32768 Hz。再测C134060的Q4、Q5和Q6等脚输出频率，检查CD4060工作是否正常。

①将秒脉冲送入秒计数器，检查秒个位、十位是否按10秒、60秒进位。采用同样方法检测分和时计数器。

②调试好时、分、秒计数器后，通过校时开关依次校准秒、分、时。数字钟正常走时。

③利用校时开关加快数字钟走时，调试整点报时电路，使其分别在59分51秒、53秒、55秒、57秒时呜叫四声低音，在59分59秒时鸣叫一声高音。

四、技能实训

1．在数字钟的基础上，设计一个按作息时间表准时动作的打铃控制电路，使数字钟成为数字作息钟。

2．将设计好的数字作息钟制成印制板，选择元器件，并进行安装、调试。