1 终端处理系统的构成

某终端处理系统需对前级五台接收机实施工作状态的控制。终端设备控制命令字是采用28bit串行LVDS信号发射的，五台接收机收到控制命令字后各自对命令进行译码，然后再执行相应的动作。错误的动作会导致接收机上报终端设备的实测数据出错，因而在终端设备和五台接收机之间有一台信号转发器，以用于将终端设备的控制命令字转发给五台接收机，同时将接收机上报的实测数据(也是串行LVDS信号格式)转发给由终端处理机、终端录取机和显控计算机等组成的终端设备，其系统构成如图1所示。

由于进出信号转发器的信号类型较多，而且电源分机的+28V、±12V、±5V供电也要经信号转发器供给其它接收机，因此，信号转发器内部的电磁环境非常复杂。本文主要介绍终端设备控制命令字的下发通路，即对信号转发器中28 bit串行LVDS命令字转发电路的设计加以论述。

2 芯片选择

终端设备控制命令字可由SN65LVDS93芯片将28 bit并行格式转变为28 bit串行LVDS格式向外发射。该芯片可将28 bit数据分为四组，每组7 bit串行LVDS信号，再加上一组7倍于并行数据时钟的LVDS时钟信号，共有五组LVDS信号。图2所示是SN65LVDS93芯片的功能框图。该终端处理系统约定的系统时钟是20 MHz，因此，7 bit串行LVDS信号的传输率是7x20=140 Mbps。而要把每组LVDS串行信号一分五分发到五台接收机，且接收端每台接收机收到的五组LVDS串行信号在时序上要保持一致，即每组时序都如图3所示。这样才能保证五台接收机收到的命令在时间轴上是一致的，从而保证命令码中的控制动作一致。

经三版设计调整，最终选用了TI公司的SN65LVDSl08来完成一分五的转发。该器件是八端口的LVDS转发器(即一分八)，数据传输率可达400 Mbps，每一路驱动输出都有独立控制，同时还有一个全局控制。它的低功耗、低噪声辐射，抗干扰能力强，切换速度快，体积小巧，可兼容LVDS、PECL、LVPECL、LVTTL、INCMOS等多种信号格式。本信号转发器使用了SN65LVDSl08后，为彻底解决电磁兼容性问题提供了硬件保障，并经环境试验验证，产品合格。

3 电路设计

本信号转发器实际使用了SN65LNDSl08的六个输出端口，除五路输出到五台接收机的接收端口外，另有一路专用于对28 bit控制命令字进行监视，以便于系统自检。图4是图2中YOP和YOM这对7 bit LVDS命令码一分六的电路设计图，其中在Altium Designer 6中一对差分线的网络名要以_P和_N做后缀来表示正和负，并且要加上差分对标记才能在PCB中差分走线，所以SN65LVDSl08输入端A和B连接的信号YOP和YOM的网络名就取为Y0_P和Y0_N了。其YlP和Y1M、Y2P和Y2M、Y3P和Y3M、CLKOUTP和CIXOUTM一分六的电路设计图与之类似。A和B是SN65LVDS108输入的正、负端，输出的八路A～H，每路都有Y和Z对应的正和负，同时，输入端还有对这八路控制开关的ENA～ENH，其中ENM是全局控制，可以对八路输出同时开关。SN65LVDS108不用的两路B和C，应在输入端将ENB和ENC接地以禁止输出。这样，每个SN65LVDS108对应一组输入、六组输出共七组LVDS串行信号，五个SN65LVDS108对应着三十五组LVDS串行信号。在系统原理图部分设计好后，PCB设计中如何布好LVDS信号传输线路，以充分发挥该信号的技术优点，从而优化系统设计就显得尤为重要了。

4 PCB布线设计

LVDS信号的PCB布线总原则是阻抗匹配。差分阻抗的不匹配会产生反射，也会削弱信号并增加共模噪声，PCB线路上的共模噪声因得不到差分线路磁场的抵消而会产生电磁辐射。印制板面积不大，因机箱形状的限制是狭长的一块，在这样一块印制板上只能利用其中一块80mmx100mm区域来完成这三十五组LVDS串行信号线的分布，因此，信号线是非常拥挤的。在这么紧凑的空间里需要把握的布局布线原则如下：

(1)LVDS信号与TTL信号应相互隔离，最好放在不同层上，之间由电源层或地层隔离；

(2)LVDS信号尽量不要有过孔，跨平面分割会造成阻抗不连续；

(3)差分对内要保持间距一致、平行走线，线间距最好小于等于线宽；

(4)差分对间最好保持对内间距的1O倍以上，差分对间应放置隔离用的接地过孔；

(5)SN65LVDS108要尽可能靠近接插件，连线距离越短越好；

(6)差分对等长走线以防止信号间相位差导致的电磁辐射；

(7)使用100Ω表贴电阻靠近SN65LVDS108输入端放置，来匹配传输线的差分阻抗；

(8)应避免90°走线，可使用圆弧或45°折线；

(9)LVDS和TTL电平的电源层、地层要分开。

在PCB设计过程中，印制板如何准确分层、元器件如何科学布局、LVDS信号传输线路如何合理走线等问题是设计的核心。综合考虑以上几条原则，经过精心地推敲、反复地试验，该信号转发器中该信号转接板由第一版时的八层板(从上到下依次为LVDS信号层、LVDS电平地层、LVDS信号层、LVDS电平电源层、TTL电平地层、TTL信号层、TTL电平电源层、TTL信号层，共八层)改为第三版时的四层板，即从上到下依次为LVDS信号层、电源层(分割成LVDS电平电源和TTL电平电源两块)、地层(分割成LVDS电平地和TTL电平地两块)和TTL信号层共四层；转接板的接插件也彻底更改，由第一版时所有的输入、输出信号由一个210芯长插座进出，改为第三版时按类型区分信号并由多个插座进出；在LVDS信号走线时就近功能芯片和接插件，无过孔、不跨层，远离晶振等辐射源。最终第三版转接板中的终端设备控制命令字下发通路这部分的顶层零件图如图5中的虚线框内所示。

在图5所示的零件图中，纵轴上方是两个接插件，其左右分布着5个SN65LVDSl08(左边3个、右边2个)，从接插件进到印制板上来的7 bitLVDS命令码YOP和YOM、Y1P和Y1M、Y2P和Y2M、Y3P和Y3M以及LVDS时钟CL,KOUTP和CLKOUTM五组LVDS信号输入到5个SN65LVDSl08的A和B，终端负载100Ω表贴电阻就近跨接在A和B线上，且这5组LVDS信号线等长。对应这五组输入的5个SN65LVDSl08芯片的输出端有5x5共25组LVDS信号输出到接插件后再流出印制板，这25组LVDS信号线等长。每个SN65LVDSl08的输出端还有一组LVDS信号连接到纵轴下方的SN65LVDS94，该SN65LVDS92是TI公司的接收器，可将接收的28 bit串行LVDS格式转变为28 bit并行格式，以用于把串行命令字解码成并行信号，以便后续电路检测命令的传输和编解码是否出错，这5组LVDS信号线等长。除了在印制板PCB设计时综合考虑上述几项原则以外，在生产工艺上还需要求印制板生产厂家严格控制差分阻抗匹配为100Ω左右。最后的第三版成品板不仅缩减了成本(由八层板改为四层板)，还摆脱了长期困扰的电磁兼容性问题，第一版印制板一通电就会在地线上叠加八九百毫伏的噪声信号，芯片滚烫、信号转发器不能正常工作；而第三版时的所有信号都非常“干净”。该信号转发器为系统发挥着巨大功用，即使在低温一40℃、高温+55℃的苛刻环境中也照样正常工作，顺利通过了上级客户的验收。

5 结束语

本系统由于上级客户限定了接插件的厂家和类型，所以采用了带自锁螺钉的微距矩形连接器，这也是印制板调试过程中我们最担心的瓶颈，好在本系统中LVDS信号的传输率是140Mbps(7 bitx20 M)和400 Mbps(20 bitx20M)两种，目前选用的连接器可以正常工作。但从技术层面分析，高速差分连接器才是最佳选择。

多路串行LVDS信号转发电路在雷达、通讯系统中有着广泛的应用。本文为大家提供了具体的设计实例，对其工程实现也作了进一步分析。相信随着半导体器件技术的不断发展，新的转发芯片会不断涌现，器件的传输速度也会不断升级，但万变不离其宗，该电路的设计原理和原则仍将适用。