0 引言

随着功率集成电路的飞速发展，功率半导体器件的研究与开发显得愈发重要。LDMOS是DMOS器件的一种横向高压器件。具有耐压高、增益大、失真低等优点，并且更易与CMOS工艺兼容，因此在射频集成电路中得到了广泛的应用。目前LDMOS设计的重点是如何合理缓和击穿电压与导通电阻之间的矛盾，并且保证其有较高的稳定性。

场板技术是功率LDMOS器件中使用最为频繁的一种终端技术。合理的场板设计可以使漂移区的平均电场增加，减小电场峰值，从而达到抑制热载流子效应，提高击穿电压等目的。因此，建立LDMOS的电场分布模型，理论上对场板下的电场分布进行数值分析有重要的现实指导意义。本文将通过建立二维解析模型研究LDMOS的场板的不同结构对于其漂移区电场和电势的影响，并在此基础上通过优化场板来提高LDMOS的性能。

1 二维解析模型

LDMOS的横向切面图如图1所示。其中X和Y分别为距漂移区左上角的横向距离和纵向距离，漂移区分成五部分，各区边界点的横坐标分别设为L1、L2、L3、L4和L5。各区对应的衬底耗尽层宽度分别为tis(i=1，2，3，4，5)。栅极下氧化层的厚度为tox1，场板下的氧化层厚度为tox2，漏端下氧化层厚度为tox3。n-drift漂移区的浓度为Nn，厚度为td。P型硅衬底浓度为Nsub，所加栅压为Vg1，场板所加电压为Vg2，漏压Vd。源极和衬底接地。则漂移区的二维电势分布φ(x，y)满足二维泊松方程：

其中εo和εsi分别为真空介电常数和Si的介电常数。

由于漂移区是均匀掺杂的，在1区(0≤x≤L1)对式(1)进行y方向的积分可得：

由于Si02／Si界面上的电位移是连续的，忽略Si02中固定电荷，可得：

根据漂移区表面电场和电势的连续性可得出边界条件

2 结果和分析

上图是在器件关态条件下漂移区表面电势和电场分布的理论值。采用的数据如下：

从图中可以看出，LDMOS处于关态时根据理论模型计算得到的结果和Medici仿真结果的比较。由于本文的模型忽略了氧化层固定电荷，所以和Medici仿真结果有差异较小。由图可见，漂移区的电场峰值出现在p阱／n-漂移区结处、场板的两端与漏端附近。这些电场峰值处也就是最可能的击穿点。

下面将详细讨论多晶栅场极板的长度和位置对漂移区表面电场和电势的影响。图4为不同场板长度下漂移区表面电场分布。由图可见，随着场板长度的增加，场板下的电场峰值先减小后增加，这是因为场板长度较短时，场板末端与场氧鸟嘴区以及p阱／n-漂移区结距离较近，等势线在此区域分布较密，三者相互作用可使此处表面电场增强，器件容易在此处发生雪崩击穿；随着场板长度增加，场板末端和漏极距离缩短，进而调制漏电极附近的电场峰值，使得电场在整个漂移区内分布更加均匀，提高器件的耐压能力。但是场板长度过长时，反而会增强漏端电场，因此，对于LDMOS，场板长度有一个最优值。

图5为不同场板位置时漂移区表面电场分布，此时场板长度取2．5μm。由图知，随着场板向漏端靠近，场板下的电场峰值逐渐增加，这是场板所加电压与漏压共同作用所致。这一点对提高器件的耐压能力很有帮助，也是优化设计场极板位置的主要依据。当场极板远离栅极时，出现沟道末端电场上升，漏端电场下降的趋势。考虑到漏端电场峰值更大，此处是器件的击穿点，因此设计时主要考虑降低漏端电场峰值。因此，针对文中的LDMOS器件结构，场板位置应该设计在靠近漏极处。从图4和图5可见最大电场峰值位于漏端，因此一旦发生热载流子效应，这里电离积分很大，是热电子产生的主要区域。与栅氧化层处的热载流子效应不同，漏端热载流子进入场氧化层形成的界面电荷距离沟道很远，因此不会改变器件的阈值电压，但是这部分电荷会影响到漂移区电流密度的分布，进而改变器件的驱动电流和跨导，对LDMOS的可靠性产生影响。

图6为场板加不同电压时的漂移区表面电场分布图。此时场板长度取2．5μm，场板距离栅极0．5μm。从图中可以看出，随着场板所加电压的增大，场板靠近栅极的一端电场峰值增大，而靠近漏极一端的电场峰值减小，即整个场板区的电势降落随场板电压的增大而增大。而其他区域的电场随场板电压变化不大。因此对于LDMOS场板电压的控制也是器件设计的一个重要因素。

3 结论

本文根据LDMOS器件漂移区电场分布和电势分布的二维解析模型，通过分段求解泊松方程得出了器件漂移区表面电势分布和电场分布的解析表达式，并根据所得的表达式分析了LDMOS一阶场板的长度和位置以及场板所加电压对于其漂移区表面电势和电场分布的影响。计算结果表明，LDMOS的场板各参数对于器件的性能有很大影响。因此，本文的分析模型对于实际LDMOS器件的设计有着重要的指导意义。