引言

电源完整性是指，系统供电电源在经过一定的传输网络后，在指定器件端口处相对该器件对工作电源要求的符合程度，它是目前高速嵌入式系统设计的主要问题之一[15]。特别是最近10年来，随着芯片内集成的晶体管门数增加、器件所消耗的功率和电流增大以及器件的供电电压降低，使得电源完整性成为高速电路设计的瓶颈之一。同时，随着系统的时钟频率越来越快、边沿切换时间越来越短，同步切换噪声或地弹噪声通过电源分布网络进行传播，导致信号完整性、电源完整性以及电磁兼容问题。

在印刷电路板上添加去耦电容可以有效地降低电源分布网络的阻抗，从而减小辐射和维持稳定的电源供应。然而，国内的大多数设计人员在设计印刷电路板时只是简单重复芯片说明书上的设计参考，对于电源分布网络以及去耦电容的工作原理均不太理解。针对这种情况，本文以TI公司的一款双核芯片OMAP5910为例，说明电源分布网络的设计流程以及在实际电路中去耦电容的选择、放置等实际问题。

1电源分布网络与目标阻抗

一个好的电源分布网络需具备如下两种功能[2]：一、给芯片和器件提供足够稳定的供电电压；二、最小化电源和地平面中传播的噪声和防止印刷电路板上的电磁干扰。当数字信号切换状态时，芯片会吸收或释放电能。由于PDN的阻抗不为零，切换状态会导致电源分布网络上的电压波动。如图1所示，电源分布网络的阻抗越小，芯片供电引脚上的电压波动也就越小。若PDN的阻抗过大，会使得芯片供电波动超过额定值，从而导致逻辑错误或者系统功能失败。

图1电源分布网络示意图

设计电源分布网络的目标是在电路工作的频率范围内，使整个电源分配系统阻抗最低。或者说让电源分布网络的阻抗小于某个门限值，该门限值就称为目标阻抗。目标阻抗的具体计算公式如式（1）。

式中，Vdd为芯片电源电压，ripple为系统允许的电压波动，一般典型值为2.5%，ΔImax为负载芯片的最大瞬态电流变化量。目标阻抗是能满足负载最大瞬态电流供应，且电压变化不超过最大容许波动范围的情况下，电源系统自身阻抗的最大值。若超过这一阻抗值，电源波动将超过容许范围。目标阻抗是电源系统的瞬态阻抗，是对快速变化的电流表现出来的一种阻抗特性。另外，电源分布系统的阻抗应在电路工作的频率范围内小于目标阻抗。如图1所示，实际设计中电源分布网络由稳压电源、中频去耦电容、高频去耦电容以及电源平面构成。各个部分共同作用使得整个电源分布网络在电路所工作的整个频段内小于特征阻抗，从而保证电源分布网络的完整性。

2去耦电容理论

图2实际电容的等效电路

实际电路中的电容并不是理想的电容器。由于封装的不理想性，电容实际上是等效串联电感、等效串联电阻和1个理想电容器的串联，如图2所示。

因此，实际电容的阻抗由式（2）进行计算：

其中，C为等效电容容量，L为等效串联电感（ESL），R为等效串联电阻。图3为2个AVX公司的实际电容的阻抗图。其中使用的电容均为0.1 μF，电容封装分别为0603和1206，相应的等效串联电感分别为0.5 nF和1 nF。由图可以看出：当频率较小时实际电容呈容性，此时随着频率的增加阻抗减小；当频率超过某个特定的频率值后，随着频率的增加阻抗也在增加，此时实际电容呈感性，若频率继续增加电容将失去去耦作用。这个特定的频率称为电容的谐振频率，电容处于谐振频率时阻抗最小，去耦效果最好。等效串联电感越小，电容的去耦效果就越好。而等效串联电感与电容的封装有关，一般而言封装越大等效串联电感也就越大。因此在高速嵌入式电路设计中，高频去耦电容一般选择较小的0603封装或者0402封装。当谐振时，ZC和ZL相等，即1/（ωC）=ωL，因此谐振频率就是f=1/（2πLC）。

图32个实际电容的阻抗图

3系统噪声与去耦电容估算

OMAP5910是TI公司一款真正的SoC（片上系统）芯片，BGA封装，289引脚，需要多个电源工作，广泛应用于智能手机、PDA等高速嵌入式系统[3]。该芯片有2个工作电压：核心供电电源，1.6 V，相应地有13个核心电源引脚；输入/输出接口供电电源，3.3 V，相应地有19个I/O电源引脚。芯片内部工作频率是150 MHz，外部存储器输入/输出接口工作频率是75 MHz，信号上升沿时间为1 ns。

图4OMAP5910顶视图

将289引脚的OMAP5910封装如图4，沿对角线分成4部分，分析其中每一部分。主要分析每一部分中核心电源引脚、I/O电源引脚、信号引脚的个数，同时需要特别注意一些外部存储接口、模拟PLL以及其他高速串行/并行接口。

区域1：3个核心电源引脚，8个I/O电源引脚，54个I/O引脚。区域2：3个核心电源引脚，4个I/O电源引脚，59个I/O引脚。区域3：3个核心电源引脚，3个I/O电源引脚，59个I/O引脚。区域4：4个核心电源引脚，6个I/O电源引脚，55个I/O引脚。下面是保守估计每个区域所需要的切换电流，其估算过程如表1所列。

表1各区域切换电流估计

表1中的核心电流消耗来自芯片说明书[2]，最大核心电流的消耗是170 mA，然后再加上100%的容限。对于I/O电流来说，从数据表中可以得到每个I/O引脚电流变化值为4 mA，假定每条输入/输出线都是同时切换状态，最后得到相应的电流变化。根据式（1），可以得到相应的目标阻抗，其中最小值是0.41 Ω。为了简化设计过程，在此设定所有的目标阻抗均为0.4 Ω。

从图1可知，实际的电源分布网络由稳压电源、中频去耦电容、高频去耦电容以及电源平面构成。在100 kHz 以下时，电源芯片能很好地对瞬态电流做出反应；高于100 kHz 时，表现为很高的阻抗，如果没有外加电容，电源波动将超过允许范围。此时就需要使用中频去耦电容和高频去耦电容来满足目标阻抗要求。

当电容工作频率处于谐振频率之下时，电容阻抗可表示为ZC=1/jωC，因此可以由得出C=1/（2πfZT），在此频率应为100 kHz，ZT为目标阻抗0.4 Ω，可计算得出C=4 μF。中频去耦电容一般选择1206或者1210封装的钽电容，其等效串联电感约为1 nH。当频率处于电容自谐振点以上时，电容的阻抗可近似表示为ZC=jωL，其中L为等效串联电感，可以计算出在63 MHz以内该中频电容均能满足要求。故使用4 μF的中频去耦电容可以在100 kHz～64 MHz之间保证电源分布网络阻抗小于特征阻抗。

当频率大于63 MHz时，应该接入高频去耦电容来满足目标阻抗要求。根据中频电容的计算方法可以得出所需要的电容为6.3 nF。高频电容一般选择0603或者0402封装的陶瓷电容，其等效互连电感约为0.5 nH。根据中频电容的计算方法可以得出高频电容频率工作范围为63～254 MHz。由于OMAP5910信号上升沿时间为1 ns，根据参考文献[1]可知目标阻抗的频率范围应该在直流～0.35/Tr之间，其中Tr为芯片上升沿时间。故OMAP5910中目标阻抗的频率范围应该是0～350 MHz。而0603封装的高频电容有效工作的频率最高是254 MHz，这时需要采用多个电容并联的方法来减小等效串联电感，从而满足更高频率的要求。

从上面的讨论可以得出：要满足目标阻抗的要求，需要在每个区域添加2个4 μF的钽电容和4个3.3 nF的陶瓷电容。根据OMAP5910芯片的特点，最终选择的电容放置方法如图5所示。

图5最终选择的电容放置图和实际PCB

图5与计算结果稍有改变。考虑到实际电路板上电容的引线也会增加等效互连电感，因此将高频去耦电容从0.003 3 μF提高至0.01 μF，以增强其中频端的去耦能力；由于电路板面积有限，将中频去耦电容由8个减少至4个，电容大小从4 μF提高至10 μF。中频电容的作用面积较大，这种处理方法并不影响实际PCB电路性能。实际设计中最好将中频去耦电容摆放至电路板的正面，而高频去耦电容则应放置于电路板的背面。对于高频去耦电容而言，需要将其摆放至离电源引脚最近的地方。故在实际PCB板中高频去耦电容并非全部在四周摆放，而是在有可能的条件下摆放至离相应电源引脚最近的位置，从而减小环路面积，提高去耦效果。

结语

目前，高速嵌入式系统中的电源完整性问题已经成为业界的研究热点。本文从系统的角度对电源分布网络的组成、特性以及设计实现方法等方面进行了说明。在设计中要求电源分布系统在系统工作频率范围内的阻抗小于目标阻抗，具体通过加入中频去耦电容和高频去耦电容的方法来实现。在实际印刷电路板设计中，去耦电容如何与电源平面连接、如何分割电源平面、印刷电路板材料、厚度的选择都会影响电源完整性[35]。如何具体实现高速嵌入式系统的电源完整性，还需要进一步的研究和学习。