一：基本步骤与线宽:地线>电源线>重要的信号线>....（有关层的概念）

1000mils=25。4毫米=2。54厘米1毫米=39。37mils

VIA不要与QFP封装的主IC引脚离得太近，不然会造成短路

地线层最好不要分割

多层板中的地层和电源层一般都是用整片的铜皮来作为线路

而用负片（PLANE）则只需在外层与内层的连接处生成一个花孔（THERMAL PAD）即可，对于设计和数据传递都非常有利。——信号层的电源和地都是连到过孔上（两层是过孔，四层是埋孔），孔里加上网络如：GND。即可。

注意如果新增的图层使用PLANE(负片）层的话，一定要给这个新层分配相应的网络（双击该层名）!这里分配的网络只能有一个（一般地层分配一个GND就可以了），如果想要在此层（如作为电源层）中添加新网络，则要在后面的操作中做内层分割才能达到，所以这里先分配一个连接数量较多的网络即可。

内电层的分割

如果在设计中有不只一组电源，那可以在电源层中使用内层分割来分配电源网络。这里要用到的命令是：

PLACE-SPLIT PLANE,在出现的对话框中设定图层，并在CONNECT TO NET处指定此次分割要分配的网络，然后按照铺铜的方法放置分割区域。放置完成后，在此分割区域中的有相应网络的孔将会自动生成花孔焊盘，即完成了电源层的电气连接。可以重复操作此步骤直到所有电源分配完毕。

此处还需要注意一个问题：PROTEL中有两种大铜皮的电气连接方式（不包括PLACE FILL),一种为POLYGON PLANE,即普通的覆铜，此命令只能应用于正片层，包括TOP/BOT/MIDLAYER，另一种为SPLIT PLANE,即内电层分割，此命令只能应用于负片层即INTERNAL PLANE。应注意区分这两个命令的使用范围。

修改分割铺铜的命令：EDIT-MOVE-SPLIT PLANE VERTICES

如果想应用混合电气层，即既有走线又有电源地大铜面的方法，则必须使用ADD LAYER来生成的正片层来设计

四层的分割可以如下：

若主芯片是放在顶层，那么中间1层就应该是做地层；若主芯片是放在底层，那么中间2层就是做地层了。

信号层和内电层的本质区别在于：信号层（包括内部信号层-layer）画线的地方是铜！没画线的部分是空的！而内电层（plane）相反，画线的部分是空的，没画线的地方是铜

內層是不需要舖銅動作的，而是要用非電氣寬線作為內層隔離線的，若內層再有不同的網絡那就得再使用內層分割線進行分割開來；

2）內層與中間層的主要區別是：內層是負片設計而中間層則是正片設計；

3）內層上的磚孔盡量採用花孔設計

地尽量保持完整。可以在电源层上走线。

二:防止串扰（有关走线）

在设计高速高密度PCB时，串扰(crosstalk interference)确实是要特别注意的，因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。以下提供几个注意的地方：

1.控制走线特性阻抗的连续与匹配。信号线近距离平行走线所引入的交叉干扰若

无法避免平行分布可在平行信号线的反面布置大面积地来大幅度减少干

扰同一层内的平行走线几乎无法避免但是在相邻的两个层走线的方向务

必取为相互垂直

2.走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响，找出可容忍的最小间距。不同芯片信号的结果可能不同。

3.选择适当的端接方式。

4.避免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大。

5.利用盲埋孔(blind/buried via)来增加走线面积。但是PCB板的制作成本会增加。

6．对特别重要的信号线或局部单元实施地线包围的措施该措施在Protel

软件中也能自动实现它就是Edit 菜单的Place 下的Outline Select ed

Items 即绘制所选对象的外轮廓线利用此功能可以自动地对所选定的

重要信号线进行所谓的包地处理当然把此功能用于时钟等单元局部进

行包地处理对高速系统也将非常有益

7．各类信号走线不能形成环路地线也不能形成电流环路Protel 自动

布线的走线原则除了前面所讲的最短化原则外还有基于X 方向基于Y 方向

和菊花状daisy 走线方式采用菊花状走线能有效避免布线时形成环路具

体可打开Netlist 菜单的Edit Net 子菜单出现一个Change Net 对话

框把此对话框中的Optimize Method 布线优化模式选为Daisy Chain

即可

三：就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应。

1、尽可能选用信号斜率(slew rate)较慢的器件，以降低信号所产生的高频成分。 2、注意高频器件摆放的位置，不要太靠近对外的连接器。

3、注意高速信号的阻抗匹配，走线层及其回流电流路径(return current path)， 以减少高频的反射与辐射。

4、在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需。

5、对外的连接器附近的地可与地层做适当分割，并将连接器的地就近接到chassis ground。

6、可适当运用ground guard/shunt traces在一些特别高速的信号旁。但要注意guard/shunt traces对走线特性阻抗的影响。

7、电源层比地层内缩20H，H为电源层与地层之间的距离。

四：有关过孔的注意事项：

1、过孔的寄生电容

过孔本身存在着对地的寄生电容，如果已知过孔在铺地层上的隔离孔直径为D2,过孔焊盘的直径为D1,PCB板的厚度为T,板基材介电常数为ε,则过孔的寄生电容大小近似于：

C=1.41εTD1/ (D2-D1)

过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度。举例来说，对于一块厚度为50Mil的PCB板，如果使用内径为10Mil，焊盘直径为20Mil的过孔，焊盘与地铺铜区的距离为32Mil,则我们可以通过上面的公式近似算出过孔的寄生电容大致是：C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF，这部分电容引起的上升时间变化量为：T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps 。从这些数值可以看出，尽管单个过孔的寄生电容引起的上升延变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，设计者还是要慎重考虑的。

2、过孔的寄生电感

同样，过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。我们可以用下面的公式来简单地计算一个过孔近似的寄生电感：

L=5.08h[ln(4h/d)+1]其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径。从式中可以看出，过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长度。仍然采用上面的例子，可以计算出过孔的电感为：L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH 。如果信号的上升时间是1ns，那么其等效阻抗大小为：XL=πL/T10-90=3.19Ω。这样的阻抗在有高频电流的通过已经不能够被忽略，特别要注意，旁路电容在连接电源层和地层的时候需要通过两个过孔，这样过孔的寄生电感就会成倍增加。

五、高速PCB中的过孔设计

通过上面对过孔寄生特性的分析，我们可以看到，在高速PCB设计中，看似简单的过

孔往往也会给电路的设计带来很大的负面效应。为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到：

1、从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。比如对6-10层的内

存模块PCB设计来说，选用10/20Mil（钻孔/焊盘）的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使用8/18Mil的过孔。目前技术条件下，很难使用更小尺寸的过孔了。对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗。

2、上面讨论的两个公式可以得出，使用较薄的PCB板有利于减小过孔的两种寄

生参数。

3、PCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。

4、电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好，因为它们会

导致电感的增加。同时电源和地的引线要尽可能粗，以减少阻抗。

5、在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在PCB板上大量放置一些多余的接地过孔。当然，在设计时还需要灵活多变。前面讨论的过孔模型是每层均有焊盘的情况，也有的时候，我们可以将某些层的焊盘减小甚至去掉。特别是在过孔密度非常大的情况下，可能会导致在铺铜层形成一个隔断回路的断槽，解决这样的问题除了移动过孔的位置，我们还可以考虑将过孔在该铺铜层的焊盘尺寸减小。

六：有关敷铜：

铺銅一般应该在你的安全间距的2倍以上.这是LAYOUT的常规知识.

七：数字地和模拟地（有关共地）

模拟地线数字地线等接往公共地线时要用高频扼流环节在实际装

配高频扼流环节时用的往往是中心孔穿有导线的高频铁氧体磁珠在电路原理

图上对它一般不予表达由此形成的网络表netlist 就不包含这类元件布线

时就会因此而忽略它的存在针对此现实可在原理图中把它当作电感在PCB

元件库中单独为它定义一个元件封装布线前把它手工移动到靠近公共地线汇

合点的合适位置上。