正常工作

图1显示了系统上电时降压稳压器之降压控制器的浮动门驱动器输出驱动器段。参考电压Vref（此单独电源用于提升能效）为NFET门驱动器供电，直至二极管电压降低于参考电压，使驱动器能够完全工作。有足够的电压来驱动FET的门极（G），因为初始条件规定输出为0V，因此FET（Q1）的源极（S）电压也为0V。

图1，电期间的降压稳压器。

反激

足够的负载使系统在连续模式下能够恰当工作。在由FET关闭导致反激事件期间（参见图2），始终有电流通过外部FET或D2流至电感。反激事件在Q1的源极产生受D2压降限制的电压。将会有对地的负电压。同样，因为升压电容（Cboost）的开关提升了门电压，有足够的电压来驱动Q1；升压电容向后为升压（Boost）引脚提供高压，并为Q1源极（S）提供了相应的负电压。

图2，反激条件。

过渡

在平均电流需求低于电流纹波一半等轻载条件期间，系统将进入不连续模式。这是由要驱动受二极管（D2）反向限制的输出电流的条件导致的。输出很可能过冲（原因是控制环路的响应时间较慢），并在过冲位置悬停（hang），且因较高电压导致缺乏需求而错过脉冲，这时的工作通常有点不可预测。

问题所在

但在我们审视的电路设置方面还有更多须顾虑的问题。在Q1关闭后，升压电容（Cboost）开始通过升压引脚放电（Iboost），为任何支撑电路提供电流，并通过D1提供漏电流（Ileakage），如图3所示。Q1在不连续模式下延长的关闭时间开始为升压电容中积累的电荷放电，并在允许电荷下降得足够多的情况下，使其下降到临界水平。一旦超过临界水平，就会使Q1 FET不能导通（可能因元件而异，但通常是升压电容电压约为3V）。FET的源极大致维持在其稳压电压（图3中为8V，取决于

输出负载及输出电容Cout值）。在输出电容充足放电、为Q1源极提供相对于由经D1的升压引脚电压（6V-D1）足够低的电压之后，Q1才会导通。

图3，升压电容放电。

结论

设计人员应当在所有负载条件下，对开关电源设计进行审慎评估。考虑的因素包括过温。高温将产生漏电流更大的环境。流入升压引脚的电流温度系数未知，因此，设计人员也需要检查低温条件。还应当在最坏情况评估仿真过程中使用此结果，完成系统评估，确定最小电容值。细致的设计也能够为计算增添工程缓冲。

本文中所重点探讨问题的应对方案包括：

1. 增加升压电容（Cboost）值，消除低压放电事件。

2. 转向使用对地参考的门驱动器的元器件。

3. 修改设计，使其同步工作。

4. 改变连接D1的参考电压（提高电压）。

5. 采用低泄漏肖特基二极管替代D1。