单片机  文章

总结电子基础知识、经验技巧、解决方法、方案设计等。分享你的文章经验,即有好礼相送哦!  点击分享单片机文章>>

  • 本文主要介绍了一种基于单片机的自适应电开水机设计,模拟人工总结用户的用水规律,合理确定烧水时间与烧水量,在非用水时间段停止加热,解决了混合水和干滚水的问题,较好的达到了健康与节能的双重效果。
    05-26 08:45by 宝啦宝呀 678次查看
  • 本文提出一种表决式单片机多机冗余设计方案。该方案不同于中央系统的多机冗余设计。大规模系统冗余大多采用完善而复杂的机间通讯协议实现系统重构,不太注重系统的实时性。本方案结构简单,易于实现,具有极强的实...
    05-26 08:40by 宝啦宝呀 1803次查看
  • FPGA是实现数字信号处理的一种高效手段。在实现高带宽信号处理领域,FPGA技术可以通过一个芯片上的多级运算单元来获得比通用DSP芯片更高的运算速度。由于采样率变换能用一种并行的方法实现,使用FPG...
    05-25 16:07by YYJ 1699次查看
  • 小波变换具有良好的时——频局部性,是分析奇异信号的重要方法。定点DSP在工程中的应用十分普遍,具有低成本,高性能的特点。利用DSP实现小波变换可以满足工程是实时性的要求。文中简要介绍了小波变换理论及...
    05-25 15:54by YYJ 2583次查看
  • 通过对比多种FPGA数据加载方式,从可靠性、经济性及PCB设计等几个方面说明了串行加载的优越性,分析了目前串行加载所面临的问题。为解决串行加载新面临的问题,提出了采用EEPROM与9500系列CPL...
    05-25 11:52by 期待 813次查看
  • LonWorks技术的应用使得在系统编程的内涵得以更充分的体现。本文在概要介绍ISP以及LonWorks技术的基础上,详细说明采用基于Neuron芯片的控制节点实现对CPLD进行在系统编程的具体方法...
    05-25 11:44by 期待 1440次查看
  • 循环冗余码校验(CRC)是一种可靠性很高的串行数据校验方法。介质循环冗余码校验的基本原理,并分别用单片机和CPLD作了循环冗余码验的软件实现和硬件实现。包括汇编语言和VHDL语言源程序。
    05-25 11:31by 期待 1454次查看
  • 介绍基于SRAM的可重配置PLD的原理;通过对多种串行配置的比较,提出单片机与存储器串行配置方式;从系统复杂度、可靠性和经济性等方面进行比较和分析。
    05-25 11:29by 期待 1232次查看
  • 为了获得一定的灵活性,嵌入式系统大都设计而可编程逻辑器件CPLD。利用单片机对CPLD进行编程,可以方便地升级,修改和测试已完成的设计,文中给出了它的实现过程。
    05-25 11:24by 期待 1146次查看
  • 文章介绍了以EDA技术作为开发手段来实现99分钟内定时的设计构成和各电路模块的功能,并给出了各模块的设计源程序。
    05-25 11:13by 期待 897次查看
  • 介绍一种利用可编程逻辑器件CPLD与单片机AT89C51串行双向通信而构成的双控制器。
    05-25 11:11by 期待 808次查看
  • 内容可寻址存储器(CAM)是一种快速匹配存储器件,在通信、雷达等许多领域有着广泛的应用。在介绍CAM基本原理的基础上,提出了以两类新型FPGA实现CAM的设计方法。例举了一种基于CAM实现关联比较器...
    05-25 11:05by 期待 1662次查看
  • 简要介绍了现场可编程门阵列(FPGA)的特性,并结合MPEG-2编码复用器开发过程中的经验,给出了在MAX+ PLUS II提供的设计环境下FPGA逻辑设计的一些方法和技巧。设计的逻辑电路通过了验证...
    05-25 11:00by 期待 1076次查看
  • 介绍一种可在现代小卫星上应用的高(低)位交叉并行存储系统,并给出了该存储系统控制器的FPGA实现。该系统的应用将极大地增强星上计算机的数据通信和图象处理的能力,并提高整个系统的可靠性。
    05-25 10:45by 期待 1052次查看
  • 在工程应用中,双向电路是设计者不得不面对的问题.在实际应用中,数据总线往往是双向的.如何正确处理数据总线是进行时序逻辑电路设计的基础.
    05-25 10:04by 期待 1703次查看
  • 常用的数字滤波器有FIR数字滤波器和IIR数字滤波器。FIR数字滤波器具有精确的线性常用的数相位特性,在信号处理方面应用极为广泛,而且可以采用事先设计调试好的FIR数字滤波器IP Core来完成设计...
    05-25 09:28by 期待 816次查看
  • 本文利用FPGA完成了8路同步话音及16路异步数据的复接与分接过程,并且实现了复接前的帧同步捕获和利用DDS对时钟源进行分频得到所需时钟的过程。该设计的控制模块由VHDL语言完成,最后利用Xilin...
    05-25 09:25by 期待 1479次查看
  • 本文基于高性能FPGA(Altera的Stratix II系列)详细介绍了一种数字波束形成器(DBF)、动目标检测器(MTD)和恒虚警检测器(CFAR)的单芯片集成设计方案,最后对其性能特性和改进方...
    05-25 09:09by 期待 1817次查看

立即注册
畅学电子网,带你进入电子开发学习世界
专业电子工程技术学习交流社区,加入畅学一起充电加油吧!

x

畅学电子网订阅号