采用FPGA进行的数字电路设计具有更大的灵活性和通用性，已成为目前数字电路设计的主流方法之一。本文给出一种基于FPGA的数字钟设计方案。该方案采用VHDL设计底层模块，采用电路原理图设计顶层系统。整个系统在QuartusⅡ开发平台上完成设计、编译和仿真，并在FPGA硬件实验箱上进行测试。测试结果表明该设计方案切实可行。
国家级精品课程-浙江大学电子技术基础01
国家级精品课程-浙江大学电子技术基础04-05
AltiumDesigner 6层高速PCB设计实战及提高学习
国家级精品课程-浙江大学电子技术基础12-13
Altium Designer视频-出PCB焊接的装配图详细操作
国家级精品课程-浙江大学电子技术基础10-11
国家级精品课程-浙江大学电子技术基础02-03
国家级精品课程-浙江大学电子技术基础08-09
x
畅学电子
