初学VHDL，往往会碰到不少问题和错误。例如：综合时出现警告和错误、编译无法通过等问题，使得设计无法实现；或者程序，综合等均通过，但不能得到正确的仿真结果，即所设计的硬件与原意要求不符等等。通过资料的收集和归纳，总结出以下一些注意事项，常见问题及错误，并提出改正方案，以供参考。
传智播客-IOS开发零基础入门教程之04 objective-c面向对象09
自学网 Protel DXP 2004视频讲座(8-7)常见错误的排查
传智播客-IOS开发零基础入门教程-C语言09-初学者常见错误
理解C语言-从小菜到大神的晋级之路-14-C编程常见错误
第十讲 FPGA设计常用IP核-锁相环
点拨FPGA之入门大串讲之一学习误区
第1讲：FPGA系统设计基础--华清远见fpga培训视频教程
第5讲：Verilog HDL语法二:任务与函数--华清远见
ikun
x
畅学电子
