在数字电路中我们已经学习过通过建立有限状态机来进行数字逻辑的设计,而在Verilog HDL硬件描述语言中,这种设计方法得到进一步的发展。通过Verilog HDL提供的语句,我们可以直观地设计出适合更为复杂的时序逻辑的电路。
03明德扬至简设计法_四段式状态机_FPGA教程_FPGA资料
labvIEW教程-第三季《运筹帷幄》之 状态机 上集
西安工业大学杨聪锟数电32-时序逻辑、触发器
点拨FPGA之入门大串讲之五时序逻辑
浙江大学嵌入式系统第1920学时 基于FPGA的嵌入式设计基础
至芯科技FPGA视频教程之硬件描述语言概述
一周搞定系列之数电_第1讲_数电视频介绍
一周搞定系列之数电_第5讲_计数器
Cocktail
x