本文根据2.5Gbps高速串行收发器的工作实际，为降低后续电路设计难度，采用工作速率较高的电流模式逻辑设计了双环时钟数据恢复电路中的前端1：2解复用电路，采用SMIC0.18um模拟混合信号工艺实现并基于SpectraVerilog进行数模混合仿真，结果显示电路可以正常工作，符合预期要求。
(第5部分,共5部分)深入了解:SoC FPGA系统成本功耗和未来发展路线
张飞电子工程师培训视频教程
Altium Designer教程 四层电路板的绘制
【张飞实战电子】硬件设计与开发现场培训班视频1
3-4 设计双层PCB之一：规划电路板
3-6 设计双层PCB之三：布线操作
2-7 自底向上设计层次原理图
【张飞实战电子】硬件设计与开发现场培训班视频2
x
畅学电子
