本文在分析了FPGA中静态功耗的分布和基本单元的漏电流模型后,提出了使用双阈值电压的晶体管来降低整个芯片的静态功耗。由于是在非关键路径上使用高阈值电压栅的晶体管来降低静态功耗,所以对芯片的工作速度影响很小。
第十讲 FPGA设计常用IP核-锁相环
点拨FPGA之入门大串讲之一学习误区
第1讲:FPGA系统设计基础--华清远见fpga培训视频教程
第5讲:Verilog HDL语法二:任务与函数--华清远见
第2讲:从零开始设计FPGA最小系统一核心电路
《基于VHDL的FPGA与NIOS II实例精炼》第三章
第9讲:FPGA系统设计技巧-乒乓操作--华清远见
第10讲:FPGA设计常用IP核-锁相环--华清远见
x