今天做了一些实验，先记录一下：
输入的transition对输出的transition影响相对来说小一些。
set_drive :对于clock的delay好像没有影响，而对于到clock连接的非DFF的delay有很大影响。
set_clock_transition:直接将这个值作为DFF的clock端的transition值，用来使用。
set_drive 0 clk:主要是用来防止DC对其插入buffer(user guide)
x
畅学电子
