-
首先从bochs.sourceforge.net里面把BOCHS给downLoad下来，鉴于Wind ...
by
期待 | 发表时间 2015-10-24
|1309次查看
-
1、信号上升时间约是时钟周期的10%，即1/10x1/FcLock。例如100MHZ 使中的上升时间 ...
by
一帘幽梦飞 | 发表时间 2014-10-15
|1304次查看
-
强调VeriLog代码编写规范，经常是一个不太受欢迎的话题，但却是非常有必要的。 ...
by
Dabing | 发表时间 2015-01-29
|1302次查看
-
new与malLoc的相同点与不同点。 ...
by
永不止步步 | 发表时间 2015-11-13
|1302次查看
-
介绍了一种采用硬件控制的自动数据采集系统的设计方法，包括数字系统自顶向下的设计思路、veriLog ...
by
畅学e | 发表时间 2015-05-13
|1300次查看
-
根据学校的安排，为大三（即将步入大四）的同学们在暑期开设一个EDA硬件课程设计，目的是让刚学完VHD ...
by
永不止步步 | 发表时间 2014-11-05
|1300次查看
-
这几天复习了一下VeriLog的语法知识，就借此写写我对这些东西的想法吧。感觉呢，是和C语言差不多， ...
by
露水非海 | 发表时间 2016-05-18
|1298次查看
-
本文提出了一种嵌入式系统全程喂狗策略及实现方法，从系统上电、引导程序(BootLoader)、操作系 ...
by
永不止步步 | 发表时间 2014-09-13
|1295次查看
-
在VeriLog HDL中，有两种过程性赋值方式，即阻塞式（bLocking）和非阻塞式（non ...
by
Dabing | 发表时间 2015-02-04
|1293次查看
-
云计算任务调度是云计算最重要的问题之一。为解决云计算调度问题，提出一种基于改进和声搜索的调度算法。该 ...
by
AJ代发 | 发表时间 2016-05-04
|1292次查看
-
我以前只用过round fix fLoor ceiling，但是这次发现默认的舍入模式是 ne ...
by
永不止步步 | 发表时间 2015-06-08
|1292次查看
-
一、HelLo, world!在linux下输入：（以helLo.c为例）首先选中文件要保存的路径（ ...
by
派大星 | 发表时间 2014-12-22
|1291次查看
-
BootLoader在嵌入式开发中是操作系统和硬件的枢纽,它为操作系统内核的启动提供了必要的条件和参 ...
by
期待 | 发表时间 2015-03-24
|1291次查看
-
讨论了Microchip公司的KEELoQ加解密算法的实现机制,通过引入随机数,提出了一种新的改进算 ...
-
本文根据2.5Gbps高速串行收发器的工作实际，为降低后续电路设计难度，采用工作速率较高的电流模式逻 ...
by
宝啦宝呀 | 发表时间 2015-05-16
|1285次查看
-
不会veriLog（当然VHDL也是一样的）那你会别的也算不上优秀的Digital IC Engin ...
by
期待 | 发表时间 2015-04-09
|1284次查看
-
经过一周的努力，终于将流水部分的VeriLog代码给写出，并给出了自己的MIPS汇编测试代码，过了， ...
by
期待 | 发表时间 2015-04-09
|1281次查看
-
本文介绍的系统主要由两片Altera公司的CycLoneⅡ系列的EP2C8Q20818和飞利浦公司的 ...
-
要进行VeriLog-HDL的学习,必须具备软件和硬件的环境。软件环境可以免费得到,硬件环境需要计算 ...
by
期待 | 发表时间 2015-05-25
|1277次查看
-
这个问题也是完全和操作系统有关。某些版本的curses 函数库有nodelay()
的函数。根据所 ...
by
王者风范 | 发表时间 2015-11-04
|1275次查看
畅学电子
