搜索: PLL锁相环 - 畅学电子网

文章资料视频课程课时学习计划项目话题小组用户

[ 文章 ] 一种FPGA时钟信号自激产生的方法

现今的FPGA设计大多采用时序逻辑，需要时钟网络才能工作，通常情况下，时钟通过外部晶体振荡器产生。虽 ...

by _海蓝了夏迷了眼 | 发表时间 2015-12-03 |1456次查看
[ 文章 ] 单片机超频之PLL锁相环设置

本文给大家介绍了单片机超频之PLL锁相环设置。 ...

by 小尚 | 发表时间 2016-01-20 |1443次查看