搜索: SystemVerilog - 畅学电子网

文章资料视频课程课时学习计划项目话题小组用户

[ 文章 ] 基于SystemVerilog可重用测试平台的实现

对于中小型设计，传统的验证效率低、可重用性差，而基于方法学的高级验证测试平台搭建较繁琐，验证流程不 ...

by AJ代发 | 发表时间 2016-05-06 |2545次查看
[ 文章 ] SystemVerilog中struct和union的一种用法

最近在学习SystemVerilog，没人指导，起初感觉sv对我来说没什么用处，但是慢慢地发现sv有 ...

by 永不止步步 | 发表时间 2015-11-06 |2474次查看
[ 文章 ] 如何选择正确的芯片验证方法

本文将对时下流行的验证技术(形式验证、随机、定向、有约束的随机、断言、属性检验)与语言(System ...

by 期待 | 发表时间 2015-05-25 |1334次查看
[ 文章 ] SystemVerilog语言简介

SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE 1364-2001 ...

by Dabing | 发表时间 2015-02-04 |893次查看