-
我们接着上篇文章继续学习，上次提到了两种赋值语句，让我们接着往下学。
...
by
倩倩 | 发表时间 2014-07-12
|2561次查看
-
这几天复习了一下Verilog的语法知识，就借此写写我对这些东西的想法吧。感觉呢，是和C语言差不多， ...
by
倩倩 | 发表时间 2014-07-12
|1988次查看
-
任务具有多个输入、输入/输出和输出变量，在任务重可以使用延迟、事件和时序控制结构，在任务重可以调用其 ...
by
倩倩 | 发表时间 2014-07-12
|1911次查看
-
在Verilog语法中，可以实现参数化设计。所谓参数化设计，就是在一个功能模块中，对于一个常量，其 ...
by
lotuse | 发表时间 2016-09-02
|1730次查看
-
这几天复习了一下Verilog的语法知识，就借此写写我对这些东西的想法吧。感觉呢，是和C语言差不 ...
by
露水非海 | 发表时间 2016-01-16
|1415次查看
-
简述Verilog语法 ...
by
莫北北 | 发表时间 2014-11-18
|1341次查看
-
这几天复习了一下Verilog的语法知识，就借此写写我对这些东西的想法吧。感觉呢，是和C语言差不多， ...
by
露水非海 | 发表时间 2016-05-18
|1114次查看
-
这几天复习了一下Verilog的语法知识，就借此写写我对这些东西的想法吧。感觉呢，是和C语言差不多， ...
by
露水非海 | 发表时间 2016-05-18
|1046次查看
-
不会verilog（当然VHDL也是一样的）那你会别的也算不上优秀的Digital IC Engin ...
by
期待 | 发表时间 2015-04-09
|1027次查看
-
我们接着上篇文章继续学习，上次提到了两种赋值语句，让我们接着往下学。 ...
by
露水非海 | 发表时间 2016-01-16
|959次查看
-
我们接着上篇文章继续学习，让我们接着往下学。 ...
by
露水非海 | 发表时间 2016-01-16
|839次查看
-
...
by
永不止步步 | 发表时间 2015-06-16
|797次查看
-
task模块如果用到不可综合的语句，就无法综合，只能用在system verilog中用于描述行为。 ...
by
期待 | 发表时间 2015-04-10
|792次查看
畅学电子
