搜索: Wishbone总线 - 畅学电子网

文章资料视频课程课时学习计划项目话题小组用户

[ 文章 ] 基于VLSI 平台的AVR 处理器仿真与设计

在阐述微控制器的内部结构、存储器管理结构和指令集结构后，利用现场可编程门阵列丰富的逻辑资源，虚拟出传 ...

by hcay | 发表时间 2014-10-21 |6609次查看
[ 文章 ] 新的FPGA外设内核元件

Altium Designer Summer09版本中新发布了三个FPGA外设内核元件，包括可配置的 ...

by 期待 | 发表时间 2014-12-26 |5435次查看
[ 文章 ] 基于FPGA的SDX总线与Wishbone总线接口设计

针对机载信息采集系统可靠性、数据管理高效性以及硬件成本的需求，介绍了基于硬件描述语言Verilog ...

by 畅学e | 发表时间 2015-04-27 |2630次查看
[ 文章 ] VoIP语音网关中TDM控制模块的设计

Wishbone总线规范是一种片上系统IP核互连体系结构，定义了一种IP核之间共公的逻辑接口，可用于 ...

by 露水非海 | 发表时间 2015-12-10 |1911次查看
[ 文章 ] 详述USB IP核的设计及FPGA验证

介绍了一款可配置的USB IP核设计，重点描述USB IP核的结构划分，详细阐述了各模块的设计思想。 ...

by 畅学电子 | 发表时间 2014-09-18 |1550次查看
[ 文章 ] Altium Desingner-基于Wishbone协议的探针仪器

Altium Desingner的最新版本Summer09提供了一个新的Wishbone探针仪器（W ...

by 期待 | 发表时间 2014-12-26 |1033次查看
[ 文章 ] 基于Wishbone总线的UART IP核设计

介绍了一种基于Wishbone总线的UART IP核的设计方法。该设计采用了自顶向下的模块化划分和有 ...

by 露水非海 | 发表时间 2015-12-25 |895次查看