课设
毕设
论文
工具
软件
开发学习套件
礼品中心
助学活动
校园大使
讲师招募
黑板报
联系我们
畅学电子
首页
学习
单片机
硬件设计
软件开发
技术应用
基础课
课设毕设
电子竞赛
职场创业
课程
计划
项目
小组
登录
注册
文章
资料
视频
课程
课时
学习计划
项目
话题
小组
用户
[ 文章 ]
verilog之可综合与
不可综合
本文章是关于verilog之可综合与
不可综合
的。 ...
by
独狼
|
发表时间 2016-04-29
|
1468次查看
[ 文章 ]
verilog
不可综合
语句
基础知识:verilog
不可综合
语句;建立可综合模型的原则。 ...
by
永不止步步
|
发表时间 2015-06-09
|
893次查看
[ 文章 ]
芯片设计:verilog语法
task模块如果用到
不可综合
的语句,就无法综合,只能用在system verilog中用于描述行为。 ...
by
期待
|
发表时间 2015-04-10
|
789次查看
立即注册
畅学电子网,带你进入电子开发学习世界
专业电子工程技术学习交流社区,加入畅学一起充电加油吧!
已有畅学电子网帐号?
登录
可从合作网站帐号登录:
QQ
新浪微博
x