课设
毕设
论文
工具
软件
开发学习套件
礼品中心
助学活动
校园大使
讲师招募
黑板报
联系我们
畅学电子
首页
学习
单片机
硬件设计
软件开发
技术应用
基础课
课设毕设
电子竞赛
职场创业
课程
计划
项目
小组
登录
注册
文章
资料
视频
课程
课时
学习计划
项目
话题
小组
用户
[ 文章 ]
一种实现计时器变为
倒计时器
的设计方案
一种实现计时器变为
倒计时器
的设计方案 ...
by
永不止步步
|
发表时间 2014-01-02
|
1674次查看
[ 文章 ]
vhdl语言编写 9秒
倒计时器
本文主要为vhdl语言编写 9秒
倒计时器
程序代码,下面一起来学习一下: ...
by
晓晓nn
|
发表时间 2018-07-21
|
1588次查看
[ 文章 ]
vhdl语言编写的9秒
倒计时器
...
by
晓晓nn
|
发表时间 2019-03-02
|
1211次查看
[ 文章 ]
一种实现计时器变为
倒计时器
的设计
摘要:
倒计时器
的设计方法很多,本文介绍了一种实现计时器变为
倒计时器
的设计方案。方案通过巧妙的设计方法 ...
by
安半仙
|
发表时间 2014-04-19
|
1046次查看
[ 文章 ]
Verilog打造除法器驱动数码管(下)
上次讲到了如何利用自制的除法器,来驱动数码管的基本方法,这次让他支持负数显示,并让其“动起来”做一个 ...
by
永不止步步
|
发表时间 2015-06-11
|
1008次查看
立即注册
畅学电子网,带你进入电子开发学习世界
专业电子工程技术学习交流社区,加入畅学一起充电加油吧!
已有畅学电子网帐号?
登录
可从合作网站帐号登录:
QQ
新浪微博
x