课设
毕设
论文
工具
软件
开发学习套件
礼品中心
助学活动
校园大使
讲师招募
黑板报
联系我们
畅学电子
首页
学习
单片机
硬件设计
软件开发
技术应用
基础课
课设毕设
电子竞赛
职场创业
课程
计划
项目
小组
登录
注册
文章
资料
视频
课程
课时
学习计划
项目
话题
小组
用户
[ 文章 ]
谈谈verilog例化
我们可以将自己的模块定义添加某些parameter,并且可将parameter关联上某些值,比如上述 ...
by
永不止步步
|
发表时间 2015-06-11
|
4016次查看
[ 文章 ]
在modesim中显示状态机变量
参数名
的两种方法及比较
对于VHDL,modelsim是直接支持的,对于verilog我们则需要动些小脑筯。我在网上搜罗了一 ...
by
永不止步步
|
发表时间 2015-07-17
|
1105次查看
[ 文章 ]
在modelsim中以
参数名
显示状态机变量
本文是自己看到网上资料整合而成的,没有商业用途,仅作为自己的学习笔记。以前很少写这样的总结,只是遇见 ...
by
永不止步步
|
发表时间 2015-06-10
|
1104次查看
[ 文章 ]
开关电源设计中的主要
参数名
称
本文为大家总结了开关电源设计中的主要
参数名
称。 ...
by
露水非海
|
发表时间 2016-03-17
|
814次查看
立即注册
畅学电子网,带你进入电子开发学习世界
专业电子工程技术学习交流社区,加入畅学一起充电加油吧!
已有畅学电子网帐号?
登录
可从合作网站帐号登录:
QQ
新浪微博
x