-
利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计 ...
by
畅学电子 | 发表时间 2014-09-19
|3422次查看
-
异步时钟切换电路 ...
by
永不止步步 | 发表时间 2013-12-26
|3107次查看
-
异步时钟切换电路 ...
by
永不止步步 | 发表时间 2014-03-31
|2894次查看
-
在逻辑设计领域，只涉及单个时钟域的设计并不多。尤其对于一些复杂的应用，FPGA往往需要和多个时钟域的 ...
by
黑魔 | 发表时间 2014-06-24
|2406次查看
-
很多人询问关于约束、时序分析的问题，比如：如何设置setup，hold时间？如何使用全局时钟和第二 ...
by
Dabing | 发表时间 2015-02-09
|2043次查看
-
对于工程中出现的异步时钟，与最高时钟是对立关系，但这个CEO的地位决定了只有他说了算，不然就会“叛乱 ...
by
永不止步步 | 发表时间 2015-03-06
|1999次查看
-
在逻辑设计领域，只涉及单个时钟域的设计并不多。尤其对于一些复杂的应用，FPGA往往需要和多个时钟 ...
by
露水非海 | 发表时间 2016-05-18
|1871次查看
-
现代集成电路芯片中，随着设计规模的不断扩大。一个系统中往往含有数个时钟。多时钟带来的一个问题就是，如 ...
by
黑魔 | 发表时间 2014-06-10
|1564次查看
-
本文带领大家一起学习什么事异步时钟同步化。 ...
by
露水非海 | 发表时间 2016-05-18
|1404次查看
-
在许多应用中只将异步时钟信号同步化还是不够的，当系统中有两个或两个以上非同源时钟的时候，数据的建立和 ...
by
永不止步步 | 发表时间 2015-06-11
|1380次查看
-
说到异步时钟域的信号处理，想必是一个FPGA设计中很关键的技术，也是令很多工程师对FPGA望而却步的 ...
by
永不止步步 | 发表时间 2015-03-06
|1220次查看
-
本文主要把FPGA异步时钟设计中产生的问题，原因以及解决问题所采用的同步策略做了详细的分析。其中双锁 ...
by
宝啦宝呀 | 发表时间 2015-05-11
|1147次查看
-
上次提出了一个处于异步时钟域的MCU与FPGA直接通信的实现方式，其实在这之前，特权同学想列举一个异 ...
by
永不止步步 | 发表时间 2015-03-06
|896次查看
畅学电子
