-
在高速系统中FPGA时序约束不止包括内部时钟约束，还应包括完整的IO时序约束和时序例外约束才能实现P ...
by
lotuse | 发表时间 2016-12-10
|2719次查看
-
传统的综合技术越来越不能满足当今采用 90 纳米及以下工艺节点实现的非常大且复杂的 FPGA 设 ...
by
hcay | 发表时间 2014-11-05
|1795次查看
-
本文今天带大家学习一下 从静态时序分析到SDRAM时序收敛的时序。 ...
by
露水非海 | 发表时间 2016-05-18
|1755次查看
-
问：一个FPGA设计项目需要用哪些评判标准来检验？ 一曰功能正确； 二曰时序收敛； 三曰资源消耗少 ...
by
lotuse | 发表时间 2016-09-23
|1520次查看
-
MCMM技术，将工艺角和模式进行组合，对时序同时进行分析和优化，到达快速实现时序收敛的目的。该技术应 ...
by
hcay | 发表时间 2014-12-03
|1408次查看
-
本文今天带大家学习一下 从静态时序分析到SDRAM时序收敛的时序。 ...
by
露水非海 | 发表时间 2016-05-18
|1246次查看
-
随着DSP算法越来越复杂，FPGA性能会明显劣化，对占用80%～90%逻辑资源的FPGA会造成严重的 ...
by
lihong | 发表时间 2015-11-21
|910次查看
-
对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对ED ...
by
娇 | 发表时间 2016-02-23
|864次查看
-
对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对ED ...
by
莫北北 | 发表时间 2014-11-28
|860次查看
-
对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对ED ...
by
露水非海 | 发表时间 2016-05-18
|845次查看
-
对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对ED ...
by
娇 | 发表时间 2016-03-08
|837次查看
-
对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对ED ...
by
hcay | 发表时间 2015-02-03
|818次查看
-
...
by
长长11 | 发表时间 2019-07-19
|655次查看
畅学电子
