课设
毕设
论文
工具
软件
开发学习套件
礼品中心
助学活动
校园大使
讲师招募
黑板报
联系我们
畅学电子
首页
学习
单片机
硬件设计
软件开发
技术应用
基础课
课设毕设
电子竞赛
职场创业
课程
计划
项目
小组
登录
注册
文章
资料
视频
课程
课时
学习计划
项目
话题
小组
用户
[ 文章 ]
为什么代码中要避免使用时钟下降沿?
以前做FPGA的时候,没有关心过这个问题,上升沿和下降沿,一直混用。但是昨天后端部门的Lint检查和 ...
by
永不止步步
|
发表时间 2014-06-06
|
3951次查看
[ 文章 ]
自适应同步器的FPGA实现
本同步器利用采样时钟与输入数据的周期特性,预测时钟与数据的相位关系,自适应地选择时钟上升沿或下降沿锁 ...
by
宝啦宝呀
|
发表时间 2015-05-11
|
1323次查看
立即注册
畅学电子网,带你进入电子开发学习世界
专业电子工程技术学习交流社区,加入畅学一起充电加油吧!
已有畅学电子网帐号?
登录
可从合作网站帐号登录:
QQ
新浪微博
x