搜索: 时钟采样 - 畅学电子网

文章资料视频课程课时学习计划项目话题小组用户

[ 文章 ] 基于FPGA的异步LVDS过采样的研究和实现

针对LVDS接口，研究并实现了一种基于FPGA的LVDS过采样技术，重点对LVDS过采样技术中系统组 ...

by 永不止步步 | 发表时间 2014-09-03 |9118次查看
[ 文章 ] 时钟采样系统最大限度减少抖动

很多人都知道，抖动(这是时钟边沿不确定性)是不好的现象，其不仅可导致噪声增加，而且还会降低数据转换器 ...

by 永不止步步 | 发表时间 2014-10-25 |2108次查看
[ 文章 ] 时钟采样系统减少抖动性能

很多人都知道，抖动（这是时钟边沿不确定性）是不好的现象，其不仅可导致噪声增加，而且还会降 ...

by 粽子糖果 | 发表时间 2017-05-10 |1574次查看
[ 文章 ] Altium Designer中关于绕等长线的技巧分享

1、为什么要等长，等长的重要性? 在 PCB 设计中，等长走线主要是针对一些高速的并行总线来讲的。由 ...

by lotuse | 发表时间 2016-10-27 |1363次查看