课设
毕设
论文
工具
软件
开发学习套件
礼品中心
助学活动
校园大使
讲师招募
黑板报
联系我们
畅学电子
首页
学习
单片机
硬件设计
软件开发
技术应用
基础课
课设毕设
电子竞赛
职场创业
课程
计划
项目
小组
登录
注册
文章
资料
视频
课程
课时
学习计划
项目
话题
小组
用户
[ 文章 ]
VHDL与Verilog比较之
设计实体
VHDL和Verilog HDL是逻辑设计两种比较流行的硬件描述语言,业界一直没有停止对二者优劣的 ...
by
永不止步步
|
发表时间 2016-02-23
|
1312次查看
[ 文章 ]
VHDL标准硬件描述语言
VHDL的程序结构特点:将一项工程设计或称
设计实体
可以是一个元件一个电路模块或一个系统分成外部或称可 ...
by
pjchangx
|
发表时间 2015-04-21
|
1216次查看
立即注册
畅学电子网,带你进入电子开发学习世界
专业电子工程技术学习交流社区,加入畅学一起充电加油吧!
已有畅学电子网帐号?
登录
可从合作网站帐号登录:
QQ
新浪微博
x