课设
毕设
论文
工具
软件
开发学习套件
礼品中心
助学活动
校园大使
讲师招募
黑板报
联系我们
畅学电子
首页
学习
单片机
硬件设计
软件开发
技术应用
基础课
课设毕设
电子竞赛
职场创业
课程
计划
项目
小组
登录
注册
文章
资料
视频
课程
课时
学习计划
项目
话题
小组
用户
[ 文章 ]
FPGA降低
高速D
SP密集型系统设计的功耗
对于着重降低功率的DSP密集型系统设计,设计人员不仅仅是要提供最低的静态功率,更重要的是需要专注于 ...
by
露水非海
|
发表时间 2015-11-10
|
880次查看
[ 文章 ]
高EMC与低干扰兼得 详解DSP布局的技巧
本文通过对电子产品电磁环境的分析确定了
高速D
SP系统中产生干扰的主要原因,并针对这些原因,通过对高速 ...
by
YYJ
|
发表时间 2015-04-25
|
835次查看
[ 文章 ]
高速PCB设计指南(五)
随着
高速D
SP(数字信号处理器)和外设的出现,新产品设计人员面临着电磁干扰(EMI)日益严重的威 ...
by
Dabing
|
发表时间 2015-01-30
|
832次查看
[ 文章 ]
高速PCB设计指南之四
随着
高速D
SP(数字信号处理器)和外设的出现,新产品设计人员面临着电磁干扰(EMI)日益严重的威胁。 ...
by
露水非海
|
发表时间 2016-03-23
|
801次查看
[ 文章 ]
降低DSP系统设计中的电源噪声
具有较高时钟率和速度的
高速D
SP 系统设计正在变得日益复杂。结果,增加了噪声源数。现在,高端DSP ...
by
期待
|
发表时间 2015-03-24
|
737次查看
[ 文章 ]
最大限度地降低
高速D
SP密集型系统设计的功耗
今天以DSP为中心的系统设计,面临不断增加的减小功耗的压力。今天基于flash的 FPGA技术不只是 ...
by
小尚
|
发表时间 2015-11-17
|
728次查看
[ 文章 ]
关于DSP中电源噪声的问题
具有较高时钟率和速度的
高速D
SP系统设计正在变得日益复杂。结果,增加了噪声源数。 ...
by
娇
|
发表时间 2016-02-23
|
689次查看
[ 文章 ]
如何使用fpga做数字磁通传感器系统
针对传统磁通门信号处理电路中模拟元件的缺点,设计一种基于现场可编程门阵列(FPGA)的数字磁通门系统 ...
by
长长11
|
发表时间 2019-07-20
|
678次查看
上一页
1
2
3
立即注册
畅学电子网,带你进入电子开发学习世界
专业电子工程技术学习交流社区,加入畅学一起充电加油吧!
已有畅学电子网帐号?
登录
可从合作网站帐号登录:
QQ
新浪微博
x