-
我的许多朋友都是经验丰富的嵌入式设计工程师,但他们都是微控制器(MCU)背景,因此对于FPGA是什么以及FPGA能做什么只有一个模糊的概念。如果问急了,他们会说“你可以...
来自
FPGA|by
银火虫 |发表时间 2016-06-07
|0个回复
-
1引言
DDS同DSP(数字信号处理)一样,是一项关键的数字化技术。DDS是直接数字式频率合成器(DirectDigitAlSynthesizer)的英文缩写。与传统的频率合成器...
来自
FPGA|by
银火虫 |发表时间 2016-06-07
|0个回复
-
本文是根据FPGA技术牛人历年来的经验所总结出来的关于FPGA开发基本流程及注意事项基本介绍,希望给初学者丁点帮助。众所周知,FPGA是可...
来自
FPGA|by
银火虫 |发表时间 2016-06-08
|0个回复
-
摘要:本文介绍了一种基于FPGA的多数值分频器的设计,该分频器可以实现占空比及分频系数可调,其分频数值可以是整数、小数和分数。文章给出了使用AlterA公司的Cyelon eII系...
来自
FPGA|by
银火虫 |发表时间 2016-06-08
|0个回复
-
1、状态机的问题,尽量不要写出太大的状态机,宁愿用一些小型的状态机来相互关联。
2、推荐大家使用timequest来做时序约束,好处是,它可能对你的时序约束和你的设计对照做分析,...
来自
FPGA|by
银火虫 |发表时间 2016-06-12
|0个回复
-
一个合格的FPGA工程师需要掌握哪些知识?这里根据自己的一些心得总结一下,其他朋友可以补充啊。 1.Verilog语言及其于硬件电路之间的关系。 2.器件结构(最好熟练掌握Sp...
来自
FPGA|by
银火虫 |发表时间 2016-06-12
|0个回复
-
从这个模块要实现的功能说起吧,如图1所示,实现的功能其实很简单的,就是一个频率计,只不过FPGA除了脉冲采集进行计数外,还要响应CPU的控制。An>图1 功能模块A...
来自
FPGA|by
银火虫 |发表时间 2016-06-13
|0个回复
-
在芯片的研发环节,FPGA 验证是其中的重要的组成部分,如何有效的利用 FPGA 的资源,管脚分配也是必须考虑的一个重要问题。一般较好的方法是在综合过程中通过时序的一些约束让对应的...
来自
FPGA|by
银火虫 |发表时间 2016-06-17
|0个回复
-
FPGA/CPLD能做什么呢?
可以毫不夸张的讲,FPGA/CPLD能完成任何数字器件的功能,上至高性能CPU,下至简单的74电路,都可以用FPGA/CPLD来实现。
FPGA...
来自
FPGA|by
银火虫 |发表时间 2016-06-17
|0个回复
-
现在的FPGA正变得越来越复杂,向引脚分配信号的任务曾经很简单,现在也变得相当繁复。下面这些用于向多用途引脚指配信号的指导方针有助于设计师根据最多到最少的约束信号指配原则提前考虑信...
来自
FPGA|by
银火虫 |发表时间 2016-06-17
|0个回复
-
0 引言
在数字系统的设计中,FPGA+ARM 的系统架构得到了越来越广泛的应用,FPGA 主要实现高速数据的处理;ARM 主...
来自
FPGA|by
银火虫 |发表时间 2016-06-18
|0个回复
-
0 引 言
传统的数字电压表设汁通常以大规模ASIC(专用集成电路)为核心器件,并辅以少量中规模集成电路及显示器件构成。ASIC完成从模拟...
来自
FPGA|by
银火虫 |发表时间 2016-06-18
|0个回复
-
最近学了FPGA 一段时间,想自己做个真实的东西,笔者也是务实求真的人,呵呵。首先就选择了一个数字钟,当我昨晚了计数器模块,做按键校准的时候,就发现按键抖动的很厉害,没有C 语言做...
来自
FPGA|by
银火虫 |发表时间 2016-06-23
|0个回复
-
一.面积与速度的平衡互换原则
这里的面积指的是FPGA的芯片资源,包括逻辑资源和I/O资源等;这里的速度指的是FPGA工作的最高频率(和DSP或者ARM不同,FPGA设计的工作频...
来自
FPGA|by
银火虫 |发表时间 2016-06-23
|0个回复
-
1) QuArtusII对代码进行时序仿真时出现Error: CAn't continue timing simulAtion becAuse delAy AnnotAtion i...
来自
FPGA|by
银火虫 |发表时间 2016-06-23
|0个回复
-
M9K支持从8192x1一直到256x36的配置,那么如果设计了两个4096x1的RAM,那么会是在同一个M9K里面吗?又或者四个2048x1呢,或者两个2048x2
-
怎么用FPGA用原理图实现定时30S蜂鸣器响两次,每次响0.2s,关0.2s,即周期为0.4s
-
上图是我的系统结构,FPGA使用AD产生的120M差分时钟作为时钟,通过一个DCM生成120M,240M的时钟,使用DCM生成的时钟作为AD采样时钟来采样并行14bit差分数据...
-
学习FPGA用哪款板子比较好?
-
正在用EP4CE设电路原理图,需要实现光纤通信,能否用EP4CE+光纤收发器芯片+光模块实现?或者是中间还需要电路进行转换?
我知道Cyclone IV GX系列可以实现,但没有...