搜索: Vivado - 畅学电子网

文章资料视频课程课时学习计划项目话题小组用户

[ 话题 ] quartusii提示current license file does support the E

上周没有定下任务，于是看看文档，累了就把尘封多时的altera的FPGA和CPLD拿出来玩玩。由于一直用的是xilinx的芯片，用的都是ISE或Vivado，好久没用的quartu...

来自 FPGA讨论组|by 永不止步步 |发表时间 2016-12-15 |0个回复
[ 话题 ] modelsim编译库问题

在做PCIE ip core仿真时，安装的modelsim se 10.0a在编译xilinx的unisims 一直提示can't determine language ...

来自仿真|by 永不止步步 |发表时间 2016-11-10 |0个回复
[ 话题 ] 如何扩展 FPGA 的工作温度

任何电子器件的使用寿命均取决于其工作温度。在较高温度下器件会加快老化，使用寿命会缩短。但某些应用要求电子产品工作在器件最大额定工作结温下。以石油天然气产业为例来说明这个问题以及解决...

来自 FPGA|by 银火虫 |发表时间 2016-06-03 |0个回复
[ 话题 ] FPGA设计小Tips：如何正确使用FPGA的时钟资源

相位匹配时钟分频器设计人员可使用相位匹配时钟分频器(PMCD)来生成相位匹配的分频输入时钟信号。这与分频时钟的DCM频率综合相似。PMCD还能生成设计中相位匹配但有延迟的时钟信...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-12 |0个回复
[ 话题 ] Vivado用(* MARK_DEBUG="true" *)抓信号问题请教

为什么我想抓如下用(* MARK_DEBUG="true" *)定义的信号抓不到？reg [7:0] raw_u_gauss[0:505];(* MAR...

来自 FPGA|by 一见钟情 |发表时间 2016-10-08 |1个回复