-
主要原因是菲林线路有划伤或涂覆网版上有垃圾堵塞，涂覆的抗镀层固定位露铜导致PCB短路。改善方法：1、菲林底片不得有沙眼、划伤等问题，放置时药膜面要朝上，...
-
当你经过几十个小时的艰苦奋战，终于把板子布完，而当你兴冲冲准备出Gerber文件丢给板厂打样，尽早结束噩梦时，却发现Allegro报错“Dynamic shapes a...
-
Cadence Allegro PCB Editor 如何导出封装库 复用现有PCB板上的封装库 将偷懒进行到底
Cadence Allegro PCB Edito...
-
缩短PCB设计周期已成为一个常规问题。设计师也面临着<...
-
对干扰措施的软件处理方法电 磁干扰源所产生的干扰信号在一些特定的情况下（比如在一些电磁环境比较恶劣的情况下）是无法完全消除的，终极将会进进CPU处理的的核心单元，这样...
-
总体设计过程如下：
1.设计图纸大小
2.设置原理图的设计环境，设置好格点大小、光标类型等参数
3.放置元件
4.原...
-
有时候在不增加PCB走线宽度的情况下提高走线通过的电流，通常是在PCB走线上镀锡（或叫上锡），下面以Protel DXP2004为例讲一下如何对需要上锡的走线处理。
...
-
1.DOS版Protel软件设计的PCB文件为何在我的电脑里调出来不是全图？
有许多老电子工程师在刚开始用电脑绘制...
-
PCB footprint制作问题
这些天在用orcad画原理图，基本学会了，有个问题一直不懂，请教各位高手，orcad中元件的封装如何制作？在哪块呢？一直找不着。...
-
一大早起来准备画图，打开DXP ，出现了“file type not recognised” ，
奇怪啊，怎么出现这个，接着打开昨天画了一半的PCB和原理...
-
工具： PADS 9.3
原理图：PADS Logic
## File -> New ; 新建个空白带border的图纸。
## 如果觉得默认sizeB的边...
-
Allegro的菜单并不是固定不变的，用户可以自己添加、删除命令或者是更换顺序。
在D:\Cadence\SPB_16.5\share\pcb\text\cuimenus 目录下...
-
在整个生产流程中，有很多的控制点，有一丁点的不小心，板子就会坏掉，电路板厂PCB质量问题是层出不穷的，这点也是一...
-
相信很多人正在为自己所安装的 Win7 以及 Win8 系统而不能够正常的下载 STC 单片机而头疼吧？在这里小七简单的介绍一下在这些系统中...
-
因为经常用51和stm32，所以就用到则两个软件，这两个软件不能和睦相处，
后来在网上找解决办法，终于有一位高人的方法可以解决，我现在把它整理出来，感谢那位高人了...
-
以下内容必须一字一句不差的认真阅读并实验，否则无助于解决问题。
使用USB下载线和STC-ISP下载软件的时候总会出现下载失败的问题，这次对我出现的下载失败现象和可能...
-
最近在了解大小端模式，一直不明白为什么内存要存在两种存储数据的模式，为什么不只用我们一般好理解的小端模式（低位保存在低地址，高位保存在高地址），看了一些文章几乎都是像下面这样写的，...
-
直接访问寄存器和端口
定义
sfr P0 0x80 sfr ...
-
为什么现在很多可写的存储器也叫做ROM?例如FLASH,EEPROM等，它们都是可写的，为什么不叫做RAM,而叫做ROM呢?
最初,把只能读的存储器叫做ROM(R...
-
串口的设置主要是设置struct termios结构体的各成员值，如下所示：
＃include<termios.h>&nbs...
畅学电子
