搜索: 保持时间 - 畅学电子网

本文是根据FPGA技术牛人历年来的经验所总结出来的关于FPGA开发基本流程及注意事项基本介绍，希望给初学者丁点帮助。众所周知，FPGA是可...

来自 FPGA|by 银火虫 |发表时间 2016-06-08 |0个回复

一个合格的FPGA工程师需要掌握哪些知识？这里根据自己的一些心得总结一下，其他朋友可以补充啊。　　1.Verilog语言及其于硬件电路之间的关系。　　2.器件结构（最好熟练掌握Sp...

来自 FPGA|by 银火虫 |发表时间 2016-06-12 |0个回复

0 引言在数字系统的设计中，FPGA+ARM 的系统架构得到了越来越广泛的应用，FPGA 主要实现高速数据的处理;ARM 主...

来自 FPGA|by 银火虫 |发表时间 2016-06-18 |0个回复

1) QuartusII对代码进行时序仿真时出现Error: Can't continue timing simulation because delay annotation i...

来自 FPGA|by 银火虫 |发表时间 2016-06-23 |0个回复

“面积”：指一个设计所消耗的FPGA的逻辑资源数量。FPGA中的逻辑资源,也就是触发器( FF)和查找表(LUT) 。 “速度”：...

来自 FPGA|by 一见钟情 |发表时间 2016-09-09 |0个回复

一块LED单元板，例如D3.75的室内屏单元板，共有32行高。我们还说到，LED单元板是逐行显示的。但是人们却发现，要使得LED显示屏达到一定的亮度，必须使每个发光管达到一定的显示...

来自常见外围器件|by 期待 |发表时间 2015-09-23 |0个回复

在高速数字电路中，经常看到在两个芯片的引脚之间串连一个电阻，是为了避免信号产生振铃（即信号的上升或下降沿附近的跳动）。原理是该...

来自电子元器件|by 粽子糖果 |发表时间 2016-10-27 |0个回复

高速数字电路中，经常看到在两个芯片的引脚之间串连一个电阻，是为了避免信号产生振铃（即信号的上升或下降沿附近的跳动）。原理是该电阻消耗了振铃功率，也可以认为它降低了传输线路的

来自芯片焊接专区|by 粽子糖果 |发表时间 2016-12-05 |0个回复

了解时钟信号的数字定时以及诸如抖动、漂移、上升时间、下降时间、稳定时间、迟滞和眼图等常用术语。本教程是仪器基础教程系列的一部分。1. 时钟信号发送数字...

来自数字电路|by 一见钟情 |发表时间 2016-11-15 |0个回复

一、原理图设计阶段：这个阶段有三个主要的思路： 1、收集通用的、正确的原理图，作为设计的可靠参考。我的主要参考为：《Davicom-DM9000A-Applica...

来自课设毕设-通信类|by 永不止步步 |发表时间 2016-12-30 |0个回复

1、万用表先测试主电流回路上的二极管，MOSFET，有没有短路，有没有装反，变压器的感量与漏感是否都有测试，变压器同名端有没有绕错。 2、开始上电，我的习惯是先上10...

来自课设毕设-电源类|by 粽子糖果 |发表时间 2017-10-19 |0个回复