摘 要：为了解决双基地雷达目标速度计算复杂的问题，基于CORDIC算法并利用FPGA设计了双基地雷达目标速度计算模块。仿真结果表明，所设计的双基地雷达目标速度计算模块计算精度高，工作速度快，资源消耗少，能很好地应用于双基地雷达中。

关键词：双基地雷达；CORDIC算法；FPGA

双基地雷达的收发系统分置两地，接收机静默，这种体制的雷达在抗后向有源干扰和抗反辐射导弹方面具有明显的优势。由于隐身飞行器的隐身效果主要表现在鼻锥方向的后向散射上，而双基地雷达的接收站接收到的是目标在其他方向的散射，其等效的双基地雷达目标的RCS（雷达截面积）较后向散射的RCS大。因此，在抗隐身方面，双基地雷达也有潜力[1]。

但由于双基地雷达采用收发分置的体制，这就增加了双基地雷达目标参数计算的复杂性。为了实现对目标的良好跟踪，必须对目标的参数进行实时测算。目前雷达目标参数的计算大多是通过软件的方式来实现的，但是随着雷达数据率的不断提高，软件方法越来越不能满足雷达信号处理的实时性与高速性要求，所以有必要用硬件来实现实时计算。但双基地雷达目标速度计算涉及复杂的数学运算，若硬件实时计算采用一般的算法来实现，不仅资源消耗大，而且影响运算速度。

由此，本文根据CORDIC算法通过简单的移位和加减运算就能计算包括乘、除、正余弦、反正切、向量旋转以及指数运算等的优点，将CORDIC算法引入到双基地雷达目标速度的计算中，可大大降低双基地雷达目标速度计算的复杂度，便于硬件实现，从而可以有效提高双基地雷达的跟踪精度。

3 双基地雷达目标速度计算模块的设计

3.1 角度预处理模块的设计

在双基地雷达目标速度的计算中，β、δ的角度范围均在0°～180°内，而CORDIC算法的角度的覆盖范围为-99.88°～99.88°，因此在用FPGA模块进行速度计算时，需要对β、δ进行预处理。

本文在QuartusII 7.2软件环境下进行FPGA实现，并在EP2C70F896C6芯片上进行验证。设输入数据的长度为17 bit，最高位是符号位，接着是1个整数位，低15 bit为小数位。对于浮点数计算占用资源多并且实现复杂的问题，解决方法是采用定点运算，将浮点数都扩大215倍，最后将输出的结果缩小215倍，就得到需要的结果[5]。由于数据用16 bit表示，所以90°表示为(90°×32 768)/360°=8 192。进行角度预处理的关键VHDL代码如下：

IF (Zin≥0) THEN

Zin0<=Zin-8192

ELSE Zin0<=Zin+8192

END IF

IF (Zin≥0) THEN

Xout15<=-Yout15_Zin0

Yout15<=Xout15_Zin0

ELSE

Xout15<=Yout15_Zin0

Yout15<=-Xout15_Zin0

END IF

3.2 正余弦值计算模块的设计

在双基地雷达目标速度的计算中，关键技术是正余弦值的计算，正余弦值的计算速度直接关系到双基地雷达目标速度的数据率。综合考虑计算的速率和FPGA硬件资源的消耗，本文采用流水线结构CORDIC算法来实现正余弦值的计算。CORDIC流水线结构利用N个相同的运算单元，让每次迭代同时进行[6]。用流水线结构实现CORDIC算法的结构图如图3所示。其中，每一次迭代都由一个单独的CORDIC单元来完成，每一次迭代后都有一个数据锁存器。

从仿真结果可以看出，本文设计的流水线结构CORDIC模块计算出的正余弦值计算精度很高，可以满足双基地雷达计算精度的要求。

3.3 速度计算总体模块的设计

前面已经完成了正余弦值计算模块和角度预处理模块的设计，最后只需要对运算模块进行设计，再将正余弦值计算模块、角度预处理模块和运算模块结合起来就可以完成速度计算总体模块的设计。运用原理图设计法，用加法器、乘法器和移位寄存器可以方便地实现运算模块。运算模块的功能是将正余弦值计算模块计算结果与双基地雷达的波长和目标的多普勒频率进行相应的计算，最终得到双基地雷达目标的速度。

双基地雷达的波长和目标的多普勒频率均用17 bit浮点数表示。设波长λ=3 cm，多普勒频率为fβ=9 kHz，双基地角β=60°，目标速度矢量与双基地角等分线之间的夹角?啄=57°。在QuartusII 7.2软件中利用设计的速度计算总体模块对目标速度进行仿真计算，可计算得到目标速度v=285.9 m/s，与理论值v0=286.1 m/s十分接近，计算结果精度较高，可满足双基地雷达测速的精度要求。

另外，QuartusII 7.2的编译报告显示，实现此速度计算模块消耗逻辑单元3 965个，占总逻辑单元的6%。而若用传统的查找表法先计算出角度正余弦值，再计算双基地雷达目标的速度，则需要较大的ROM来存储角度的正余弦值，并且还会消耗较多的乘法器。所以采用CORDIC算法计算双基地雷达目标速度在保证计算精度的同时，还能减少资源消耗，提高工作速度，提高了双基地雷达的数据率。

本文根据双基地雷达测速的要求，针对传统速度计算方法速度慢、资源消耗大的缺点，基于CORDIC算法设计了双基地雷达测速模块，并进行了仿真验证和硬件FPGA的实现。仿真结果表明，本文设计的双基地雷达测速模块精度高、速度快、资源消耗少，能满足双基地雷达测速的实际要求。另外，本文利用VHDL语言和原理图对测速模块进行设计，采用模块化设计思想，使得本设计灵活简便，可移植性强，通用性好，可以很好地应用到实际工程领域中。

参考文献

[1] 丁鹭飞，耿富录，陈建春.雷达原理[M].北京：电子工业出版社，2009.

[2] VOLDER J E.The cordic trigonometric computing technique[J]. TRE Trans.Elec.Comp.，1959，8(3)：330-334.

[3] VANKKA J.Methods of mapping from phase to sine amplitude in direct digital synthesis[C].Proc.of the 1996 IEEE International Frequency Control Symposium，USA：IEEE，1996：942-950.

[4] 骆艳卜，张会生，张斌，等.一种CORDIC算法的FPGA实现[J].计算机仿真，2009，26(9)：305-307.

[5] 岳鸿鹏，王和明，任璟.一种基于CORDIC算法的复乘模块设计及其FFT应用[J].微电子学，2010，40(4)：539-542.

[6] 何宾.FPGA数字信号处理实现原理及方法[M].北京：清华大学版社，2010.