关闭大图
 可用鼠标对图片进行拖动 
硬件设计>EDA软件> 文章>关于verilog中if与case语句不完整产生锁存器的问题

文章创建人

一帘幽梦飞
一帘幽梦飞(中校)
金币:2260个|学分:2266个

立即注册
畅学电子网,带你进入电子开发学习世界
专业电子工程技术学习交流社区,加入畅学一起充电加油吧!

x

畅学电子网订阅号