这两个写了个AD1308的控制器程序，发现控制信号都正常但AD转换后低8位没有输出信号，程序如下
答案：对于这个警告，我只能给些建议，我想你这个警告应该是Quartus II给出来的，因为ALTERA的器件内部逻辑不支持三态，所以编译的时候都会将内部三态拆开。所以建议内部逻辑的“inout”最好是分开成in和out处理。只是建议而已，不一定保证能解决你的问题。另外，我觉得你所谓低位数据读不到，应该和这个警告没有关系的。
第十讲 FPGA设计常用IP核-锁相环
第10讲：FPGA设计常用IP核-锁相环
《吃豆人》——基于FPGA和51单片机的小游戏设计
Lesson31：时序分析基础—专辑：《quartus 教学视频》
FPGA/集成电路 笔试面试题09090001
FPGA/集成电路 笔试面试题09090003_0
Lesson32：如何使用TimeQuest—专辑：《quartus 教学视频》
第1讲：FPGA系统设计基础--华清远见fpga培训视频教程
x
畅学电子
