1、你在之前的设计中是如何扩展微控制器I/O引脚的？使用了哪些芯片？有什么问题或是经验吗？

在设计中扩展微控制器I/O引脚使用的译码器有74LS138、74LS139、74LS47；锁存器有74LS273、74LS373；缓冲器有74LS244；数据双向选择器74LS153D等；下面我举几个例子说明一下，译码器用的更多一些。

使用74LS47D扩展驱动数码管

使用数据双向选择器74LS153D设计的电路

使用74LS138控制LED灯，相必很多人都玩过跑马灯，嘻嘻

使用74LS139控制LED灯

2、你在之前的设计中如何连接不同电平标准的器件？是怎么实现不同电平之间转换的？

在设计中我们经常会遇到电平需要转换的情况，常见的电平有TTL电平，CMOS电平，以满足不同标准的器件之间的连接，当然我们有时需要把模拟量转换为数字量或者电磁隔离；5V与3.3V之间的电平互转可以使用的芯片有74LVC4245、74LVC4245A、max3002、SN74LVC1T45等；目前我倾向于使用德州仪器的SN74LVC1T45、SN74LVC2T45、SN74AVC8T245及SN74AVC20T245四款新型双电源电平转换收发器。该新品能够在1.5V、1.8V、2.5V、3.3V与5V电压节点之间进行灵活的双向电平转换，而且可提供全面的可配置性。如果采用AVC技术，则每条轨可从1.4V配置为3.6V；而采用LVC技术时则可从1.65V配置为5.5V。适用于便携式消费类电子产品、网络、数据通信以及计算应用领域。

光电耦合其实也是一种电平转换的方式，只是是吧模拟量转换为数字量，增强了系统的可靠性

3、你认为使用CPLD辅助设计与使用多个分立元件进行设计哪一个更好，如何权衡其优缺点？

就目前来说使用 CPLD的成本还是比较高的，使用 CPLD具有很多优点，比如说节省PCB的面积，因为使用CPLD可以省掉很多的元件，这样以来系统看起来就比较清爽简约；第二个优点就是给开发节省很多的时间，设计者不必再忙于设计系统的外围电路，只需对CPLD进行控制， 就可以达到电平转换的目的，从而缩短了产品的开发周期，尽快进入市场，抢占先机。第三个优点就是便于升级改进，我们所设计的系统并不是一层不变的，我们需要根据客户的需要不断进行改进，使用CPLD就可以不用重新设计了。当然啦使用多个分立元件进行设计也是有很多优点的，最重要的一点就是我们最关心的成本问题，一个系统做的再好，如果它的成本很高，其结果只能是被淘汰，市场竞争一直很激烈，采用多个分立元件设计可以大大降低成本；综合考虑我觉得暂时CPLD还不能取代 分立元件，随着技术的更加成本以及加工工艺的提高，CPLD的成本一定会降下来，那个时候选择 CPLD是毋庸置疑的。

列举一下 CPLD在未来能取代 分立元件的理由

①可编程电平转换

②CPLD 并没有专用PWM 电路，但是实现PWM 输出并不难。例如，MAX IIZ CPLD 的内部振荡器可以用作频率源，计数器可以用于调制所产生的频率。

③CPLD 可以利用其内部振荡器、施密特触发器I/O 以及高密度算法可编程逻辑架构来完成模数转换

④相对于在毫秒量级上电的微控制器，能够在几微秒内上电的CPLD 是上电排序功能更好的选择。

⑤CPLD 中利用19％的逻辑就可以完全实现从10 秒到80 秒的间隔周期

⑥利用扩展I/O，设计人员还可以使用CPLD 进行电平转换，从而提高了CPLD 的实用性

⑦CPLD可以进行端口管理，连接具有不同I/O 接口的器件

4、你了解CPLD设计的一般流程吗？

学习过FPGA，说实话，在书本上 FPGA设计真的很复杂， CPLD和FPGA的区别不大。

CPLD 设计流程：

1. 利用软件开发工具，采用Verilog 或者VHDL 等高级语言编写设计。

2. 对设计进行仿真，以验证功能是否正确。

3. 验证是否满足资源占用和时序通路等物理要求，将设计“适配”到CPLD 中。

4. 对设计进行仿真，以验证时序是否正确。

5. 设计被编程至物理器件中。

5、你在之前的设计中经常使用哪些总线接口？如何实现不同接口之间的桥接？

上课的时候总是听到老师在课堂上讲到IIC、RS232、RS485、工业以太网等总线，我目前已经用到的是IIC、RS232。在实现不同接口之间的桥接的时候我们一般会选择厂商推出的芯片，比如说富士通的MB86E631共包含10个不同接口，包括USB、SATA、PCI Express、Ethernet MAC和TS等在内。这款产品是一种性能和功能强大的大规模集成电路 (LSI)，很适合于用来对转码器芯片的控制，同时也适用于那些需要控制诸多接口的产品之中。