一、简答题

1阻塞和非组赛的区别

或者是 解释什么是格雷码，以及优点（有两套卷子）

2画出D触发器的结构，并解释建立时间和保持时间

或者是 信号的跨时钟域问题该怎么解决

3解释SIMD和VLIW及其区别

或者是 FPGA符号运算优先级的问题

4 CPU中的5级流水是那些，流水线的优点，流水线方式执行N条语句需要多少时钟周期

二、代码题：设计一个计数器，同步复位，完成1~16的计数功能，用Verilog或VHDL语言描述 三、用SRAM设计一个同步FIFO，深度和位宽可自定义，说明设计的结构和原理 四、数据已保存在一个深度为4KB，宽度为8bit的FIFO中，要求设计一个频度计算模块，统计0~255中每个数在FIFO中出现的次数，将结果保存在表中，统计结束后输出一个done信号，画出硬件结构，不要求写代码