5、串扰分析

当今飞速发展的电子设计领域，高速化和小型化已经成为一种趋势。如何在缩小电子系统体积的同时，保持并提高系统的速度与性能成为摆在设计者面前的一个重要课题。信号频率变高，边沿变陡，印刷电路板的尺寸变小，布线密度加大等都使得串扰越来越成为一个值得注意的问题。而随着电子工程师不断把设计推向技术与工艺的极限，串扰分析变得越来越重要。本节讨论的串扰问题是高速、高密度电路设计中需要重点考虑的问题，下面的仿真结果均是使用 Mentor Graphics公司的Interconnect Synthesis（IS）软件完成的。

5.1、串扰的基本概念

串扰是指当信号在传输线上传播时，因电磁耦合对相邻的传输线产生的不期望的电压噪声干扰。过大的串扰可能引起电路的误触发，导致系统无法正常工作。

串扰是由电磁耦合形成的，耦合分为容性耦合和感性耦合两种。容性耦合是由于干扰源（Aggressor）上的电压变化在被干扰对象（Victim）上引起感应电流从而导致的电磁干扰，而感性耦合则是由于干扰源上的电流变化产生的磁场在被干扰对象上引起感应电压从而导致的电磁干扰。因此，信号在通过一导体时会在相邻的导体上引起两类不同的噪声信号：容性耦合信号与感性耦合信号。

5.2、几种典型情况的串扰分析

我们以图 13为例，先来介绍一下串扰的有关术语。图中如果位于 A点的驱动源称为干扰源（Aggressor），则位于 D点的接收器称为被干扰对象（Victim），A、B之间的线网称为干扰源网络，C、D之间的线网称为被干扰对象网络；反之，如果位于 C点的驱动源称为干扰源（Aggressor），则位于 B点的接收器称为被干扰对象（Victim），C、D之间的线网称为干扰源网络，A、B之间的线网称为被干扰对象网络。当干扰源状态变化时，会在被干扰对象上产生一串扰脉冲，在高速系统中，这种现象很普遍。

为方便下面的仿真，我们组成构造如下的仿真条件：电路布局布线严格按照图 13中两线系统的结构，设两线的线宽均为 W，两线的线间距为 P，而两线的平行长度为 L，如不特殊说明，W、P和L的取值分别为 W=5mils，P=5mils，L=1.3inches，两线均为顶层微带传输线。PCB板的参数设置为：

电介质介电常数εr为 4.5，为 8层板（4个信号层和 4个电源层），8层板的顺序为：1层顶层信号层，2层电源层（GROUND），3层中间信号层，4层电源层（VCC），5层电源层（GROUND），6层中间信号层，7层电源层（VCC），8层底层信号层。各层之间的电介质厚度均为 7.2mil。信号驱动器和接收器均使用标准 TTL工艺器件的 IBIS模型。以下仿真将 AB线网看作干扰源网络，其信号频率为 f1，而将 CD线网看作被干扰对象网络，其信号频率为 f2，f1和 f2的缺省频率均为 20MHz。

（1）电流流向对串扰的影响

串扰是与方向有关的，其波形是电流流动方向的函数，这里我们作了两种情况的信号仿真。第一种情况是干扰源线网与被干扰对象线网的电流流向相同，第二种情况是干扰源线网与被干扰对象线网的电流流向相反（AB线网中的驱动源与负载互换位置，即位于 B点的为驱动源，而位于 A点的为负载），在这两种情况下，AB和 CD线网都加入 20MHz的信号，表 5.4给出了远端 D点的串扰峰值，串扰的波形仿真结果如图 14所示。图中，左边图（a）所示为电流流向为同向时的串扰波形，右边图（b）所示为电流流向为反向时的串扰波形，标记“1”和标记“2”箭头所指的波形分别为被干扰对象远端 D点和近端 C点的串扰信号波形。

表 2 电流流向不同时的峰值串扰

由仿真结果可知，电流流向为反向时的串扰（远端串扰峰值为 357.4mV）要大于电流流向为同向时的串扰（远端串扰峰值为 260.7mV），即图 14中 AB线网的驱动源与负载交换位置后，虽然信号的频率没有改变，但是在被干扰对象上的串扰却加大了。同时由图 14可以看到，当改变干扰源信号线上电流的流动方向后，在被干扰对象上的串扰极性也改变了。这说明被干扰对象上的串扰电压的大小和极性都是与相应干扰源上信号的电流流向有关的。

另外，我们还发现在被干扰对象的负载端 D点的串扰幅值大于被干扰对象驱动端 C点的串扰幅值，这说明远端串扰是感应耦合累积的结果，因此一般大于近端串扰，这也是为什么被干扰对象线网的远端 D点通常被作为考察线网峰值串扰电压大小的位置，且在串扰抑制中需要被重点考虑的原因。

图 14 电流流向对串扰的影响

（2）两线间距 P与两线平行长度 L对串扰大小的影响

对于图 13所示的两线系统，我们进行了三种情况的仿真：第一种情况是在两线间距和平行长度不变的条件下，探测被干扰对象的串扰；第二种情况是在两线平行长度不变的前提下，将两线间距增加到 10mils，然后探测被干扰对象的串扰；第三种情况是在两线间距不变的条件下，将两线的平行长度增加到 2.6inches，然后探测被干扰对象的串扰。对以上三种情况的仿真，线网 AB上的信号频率均为 100MHz。表 3为相应的仿真条件与被干扰对象远端 D点的串扰峰值，图 15为两线间距 P和平行长度 L取不同值时，被干扰对象网络上驱动端与负载端的串扰波形。图中，标记“1”箭头所指的波形为两线间距 P和平行长度 L不变时所对应的初始条件下的串扰信号，而标记“2”和标记“3”箭头所指的波形分别为两线平行长度 L不变、间距 P增大一倍和两线间距不变、平行长度增大一倍时所对应的串扰信号。

由仿真结果可见，当两线的间距拉大时（P由 5mils变为 10mils），串扰明显地减小了，而当两线的平行长度加长时（L由 1.3inches变为 2.6inches），串扰显著增大了。由此可知，串扰电压的大小与两线的间距成反比，而与两线的平行长度成正比，但却不是完全的倍数关系。在实际高速电路中进行布线时，当布线空间较小或布线密度较大时，应慎重对待信号线之间的串扰问题，因为高频信号线对与其相邻的信号线的串扰可能会导致门级的误触发，而这样的问题在电路调试的过程中是很难被轻易发现并妥善解决的。因此，在布线资源允许的条件下，应近可能地拉开线间距（差分线除外）并减小两根或多根信号线的平行长度，必要时可采用固定最大平行长度推挤的布线方式（也称 jog式走线），即对于平行长度很长的两根信号线，在布线时可以间断式地将间距拉开，这样既可以节省紧张的布线资源，又可以有效地抑制串扰，走线示意图如图 16所示。

表 3 两线间距 P 和平行长度 L 取不同值时的峰值串扰

图 15 两线间距P与两线平行长度 L对串扰大小的影响

图 16 能够减小串扰的 jog走线方式

（3）干扰源信号频率及上升时间对串扰的影响

干扰源信号的频率变化会对被干扰对象上的串扰产生一定的影响，这里对图 13中干扰源网络 AB上的信号频率 f1分别取 20MHz、50MHz、100MHz、200MHz、300MHz、400MHz、500MHz等频率值时，被干扰对象上的串扰进行了仿真，仿真结果见表 4，同时图 17给出了 f1分别取 20MHz、100MHz、300MHz、500MHz时的串扰波形，这 4种频率所对应的波形分别为标记“1”、“2”、“3”、“4”箭头所指的波形。

表 4 干扰源信号频率取不同值时对应的峰值串扰

由仿真结果可见，随着干扰源信号频率的增加，被干扰对象上的串扰幅值也随之增加，当干扰源信号频率取值为 100MHz以上时，峰值串扰增加得很快，而当其频率为 300MHz以上时，被干扰对象上的串扰已经达到了无法容忍的程度。这说明被干扰对象上的串扰电压与干扰源信号的频率取值成正比，当干扰源频率大于 100MHz时，必须采取必要的措施来抑制串扰。同时，由图 17还可以看出，当干扰源频率大到一定程度时，如图中标记“4”箭头所指的波形，它对应的干扰源频率为 500MHz，这时可以明显看出被干扰对象的近端 C点的串扰已经大于其远端 D点的串扰，这说明此时容性耦合已经超过感性耦合而成为主要的干扰因素，这种情况下不但要象通常一样关心远端串扰，而且需要谨慎处理经常容易被忽略的近端串扰。

图 17 干扰源信号的频率变化对串扰的影响

由上面的分析仿真可知，干扰源频率的增加会导致串扰的增加，但这是否就意味着干扰源频率较低时，它对被干扰对象的串扰影响就较低呢？答案是否定的。因为存在着一项容易被忽视的对串扰影响极大的因素，它就是干扰源线网中驱动源的上升/下降时间，图 18是对同一布线结构所作的仿真，不同的是图（a）和图（b）中使用了两个不同的干扰源。对于左边图（a）中的串扰仿真，干扰源采用的驱动源是早期工艺的器件，其上升时间为 6ns左右，而右边图（b）中的串扰仿真则是基于一个具有0.5ns上升时间的驱动源进行的，图中标记“1”和标记“2”箭头所指分别为被干扰对象远端和近端的串扰波形。由图可见，对于上升时间不同的驱动源，被干扰对象的远端串扰峰值由图（a）中的不到0.5V上升到图（b）中的接近 3V。在此例中，电路的布局布线结构及其它有关的物理参数都没有改变，而干扰源信号的频率不管取多么低的频率值，只要采用具有 0.5ns上升时间的驱动源，被干扰对象都会有较大的串扰产生，图 5.42的仿真结果都是基于干扰源频率 f1=20MHz时作出的。由此可见，在数字电路中，除了信号频率对串扰有较大影响外，信号的上升/下降时间或边沿变化（上升沿和下降

沿）对串扰的影响更大，边沿变化越快，串扰越大。由于在现代高速数字电路的设计中，具有快速上升时间的器件的应用越来越广泛，因此对于这类器件，即使其信号频率不高，在布线时也应认真对待以防止过大的串扰产生。

图 18 干扰源信号的上升时间变化对串扰的影响

（4）地平面对串扰的影响

在当今高速系统的设计实现中，多层 PCB板已经被广泛地用于电路的布局布线中，采用多层PCB板的最大优点是可以在有限面积的条件下，极大地提高布线资源，设计中使用的元器件在布局时即使摆放的很密，也可以通过多层信号走线来实现互连，从而使系统的小型化成为现实。多层 PCB板一般都包括若干个信号层和若干个电源层，多个信号层和电源层的叠放顺序没有特殊规定，但通常是通过叠放顺序来构成标准的微带传输线和带状传输线。对于微带传输线和带状传输线来说，与之相邻的一般都有一个电源平面，相应信号层与电源层之间是用电介质填充的。我们知道，这个电介质层的厚度是影响传输线特性阻抗的重要因素，当它变厚时，传输线特性阻抗变大，当它变薄时，传输线特性阻抗变小。实际上，电介质层的厚度对串扰的影响也十分显著，这里对图 13中的两线系统在布线时分别采用微带传输线（第一层）和带状传输线（第三层）两种布线结构进行了仿真，这两种情况除了使用不同的布线层以外，其它条件如两线平行长度、间距、信号频率等均不变。因为二者相邻的电源平面均有地平面，我们通过改变传输线信号层与地平面层之间电介质的厚度（第一层和第二层之间电介质层的厚度，第二层和第三层之间电介质层的厚度）来观察串扰的变化。仿真结果为电介质厚度取三个典型值 3.6mils、7.2mils、14.4mils时相应微带传输线和带状传输线上的串扰。图 19和图 20分别为微带传输线和带状传输线上相对不同电介质层厚度的串扰波形，图中标记“1”、“2”、“3”箭头所指分别为电介质层厚度取 14.4mils、7.2mils、3.6mils时相应的被干扰对象的近端串扰波形（图a）和远端串扰波形（图 b）。表 5给出了被干扰对象的远端峰值串扰。

图 19 地平面对微带传输线的串扰影响

图 20 地平面对带状传输线的串扰影响

表 5 传输线离地平面的不同距离对应的远端峰值串扰

由仿真结果可见，传输线与地平面的距离，即传输线与地平面之间的电介质层的厚度对串扰的影响很大，对于同一布线结构，当电介质层的厚度增大一倍时，串扰明显加大了，反之，当电介质层厚度减小时，串扰有明显减小。另外，由表 5可以看出，对于同样的电介质层厚度，带状传输线的串扰要小于微带传输线的串扰，由此可知，地平面对不同结构的传输线的影响也是不同的。因此在高速电路布线时，如带状传输线的阻抗控制能够满足要求，那么使用带状传输线可以比使用微带传输线获得更好的串扰抑制效果。

5.3、针对串扰的几点重要结论

通过以上分析与串扰仿真结果，这里总结出了一些关于串扰的重要结论，了解这些结论对于高速设计是非常重要的。

首先，串扰具有如下特性：

串扰是线间的信号耦合，在串扰存在的信号线中，干扰源常常也是被干扰对象，而被干扰对象同时也是干扰源； 串扰分为后向串扰和前向串扰两种，传输线上任意一点的串扰为二者之和。对于有着理想的地平面的带状传输线，由于它对于感性耦合和容性耦合有着很好的平衡，因此感性耦合与容性耦合产生的电流大小相等、方向相反，从而使得前向串扰相互抵消，反向串扰相对加强。而对于非理想地平面或微带传输线，由于感性耦合的影响要大于容性耦合，从而使得前向串扰极性为负、幅值变大； 串扰大小与线间距成反比，与线平行长度成正比； 串扰随电路中负载的变化而变化，对于相同的拓扑结构和布线情况，负载越大，串扰越大； 串扰与信号频率成正比，在数字电路中，信号的边沿变化（上升沿和下降沿）对串扰的影响最大，边沿变化越快，串扰越大； 反向串扰在低阻抗驱动源处会向远端反射； 对于多条平行线的情况，其中某一线上的串扰为其它各条线各自对其串扰的综合结果，某些情况下，串扰可以对消； 对于传输周期信号的信号线，串扰也是周期性的。

其次，针对以上这些串扰的特性，可以归纳出几种减小串扰的主要方法：

加大线间距，减小线平行长度，必要时可以以 jog方式走线； 高速信号线在满足条件的情况下，加入端接匹配可以减小或消除反射，从而减小串扰； 对于微带传输线和带状传输线，将走线高度限制在高于地线平面 10mil以内，可以显著减小串扰； 在布线空间允许的条件下，在串扰较严重的两条线之间插入一条地线，可以起到隔离的作用，从而减小串扰。