AD10242片内带有跟踪 /保护放大器（T/H）、基准电源和输出缓冲器。芯片内的2个通道完全独立,均有各自的译码和模拟输入,每个通道均用激光修正增益和偏移匹配,可保证2通道间串扰优于80dB。该电路无疑是小体积、高速、高集成度嵌入式处理系统的理想选择。

1 AD10242内核介绍

AD10242中的每一个通道内均集成了3个单片器件AD9632、OP279、AD9042以及多个电阻器和去耦电容器。AD10242的内部结构如图 1所示。其核心器件是AD9042,输入信号通过一个精度电阻分压器可在±0.5V、±1.0V、±2.0V中进行选择,采用电阻分压方式可保护给内部放大器AD9632提供0.4V输入电压。AD9632是提供给模/数转换器AD9042的直流耦合水平相移电路。该放大器配置为不可翻转模式,交流信号通过修正可为ADC提供一个不变的输入,其中心是AD9042的内部参考电压。AD10242可用于雷达信号处理、通信接收机、FILR信号处理、保密通信等信号处理的应用系统中。

AD10242中的核心器件AD9042以AD公司的高速互补双极型处理技术为基础,采用一种改进型多路并行结构设计,在20MHz带宽上保证具有 80dB的无失真动态范围,典型信噪比为68dB。AD9042模/数转换器采用二级转换模式,这种设计可保证在较低功率下满足12位精度,而不必采用激光修正的。它的1V（峰-峰值）单端模拟输入与2.4V的中点电压可构成单端输入差动输出放大器A1和两个输入信号。A1输出则可用于驱动第一个跟踪/保护放大器（TH1）,编码输入的高电平状态可将TH1置于保持状态。TH1的保持信号用于产生6位的粗转换ADC值的输入,这6位精转换值数据又可驱动一个6位DAC,而这6位粗转换又可在TH3的输入端被TH2输入的模拟值相减以产生一个剩余差信号,剩余差信号在下一个时钟周期再通过保持放大器（TH3）又被差值放大器A2放大,然后由7位精转换ADC转换以产生7位数据代码,其中一位代码重叠用于调整前面6位ADC产生。将6位精转换代码与7 位精转换代码在数字纠错逻辑中合并并加以校正,即可产生输出代码（12位并行数据）,同时以与CMOS兼容的模式用二进制补码输出。

2 AD10242的引脚功能

3 AD10242的应用

3.1 AD10242的信号输入

AD10242的模拟输入可以设计为直流耦合双极性输入（±0.5V,±1.0V,±2.0V）,也可通过外接电阻器配置为单极性输入。在UPOS和 UCOM间连接一个2.43kΩ的可变电阻器（可用于偏移校准）,可实现1V,2V,4V的正极输入,在UNEG和UCOM间连接一个2.43kΩ的可变电阻器可实现-1V,-2V,-4V的负极输入。

3.2 AD10242的编码信号输入

AD10242在逻辑接口与TTL和CMOS逻辑兼容,依靠编码信号ENCODE的节拍可在其上升沿采集数据,其中驱动ENCODE引脚的信号源必须是干净、无振荡的,因为振荡的信号源会降低SNR指标,其时序如图2所示。

AD10242的编码信号输入端可与微分输入级相接。当接不接ENCODE或其他输入信号时,输入级偏置电压为1.6V。而对于TTL或CMOS应用,其代码信号源应接到ENCODE。ENCODE可通过一低值电感器或高频片状电容器接地。

图3所示是AD10242与DSP进行接口连接的电路图。

3.3 电源

由于AD10242采用模拟±5V电源与数字±5V电源,所以设计时最好把它们分开馈电,因为快速的数字振荡可能将转换噪声耦合回模拟电源中。每个电源引脚都要接10μF的钽电容器和0.01μF的片状态电容来对每组电源去耦,去耦元件应尽可能地靠近A/D转换器处。模拟电源去耦要先接到模拟地线点,数字电源去耦要先接到数字地线点。模拟地和数字地间的相互联系只能发生在电源公共端。

4 与DSP的硬件接口

实时信号处理系统的基本模拟一般采用“ADC+CPU（DSP、ARM等）+DAC”结构,设计是一般首先通过ADC子系统将其转换为数字信号,然后用 CPU子系统对数字信号进行处理,接着通过D/A转换器子系统把处理后的数字信号重新转化为模拟信号。该系统就是一个传统的基于DSP实现的实时信号处理系统,此系统选用AD10242作为ADC采集模块,可保证系统的10位精度、28MHz采样速度、2路并行采集和±2.0V模拟输入等要求。由于DSP 选用的是TI公司的TMS320C6701型高性能浮点处理器,其内核电压为1.8V,周边I/O电压为3.3V,因此,必须在ADC后加驱动电路。本设计选用的是SN74LVC164245型驱动器。