设计了一种用于PipelinedADCs中的前置采样保持电路。从理论上推导了12bit、100MHz的模数转换器对采样保持电路各个子电路的性能指标要求，按此要求设计了增益增强型运放、自举开关等子电路。基于SMIC 0．13岫，3．3V工艺，Spectre仿真结果表明，在采样频率为100MS／s，输入信号频率为9．7656M时实现了81．9dB的信噪失真比(sINAD)和13．3位的有效位数(ENOB)，无杂散动态范围(SFDR)可达94．9dB，功耗仅为24mW。输入直到奈奎斯特频率，仍能保持81．5dB的信噪失真比和13．2位的有效位数，SFDR可达到92．67dB。
畅学电子
