我能使用求和模块做什么？

如果您需要使用一个发送器同时发送两个不同的频带（例如采用一个宽带发送器发送两个不同的蜂窝频带）,那这个功能就很适合您。求和模块可承担FPGA中的频率分离创建工作，将该工作交由DAC完成。

图1是DAC38J84中的四个数字路径，称之为A、B、C和D。它们可作为两个复合路径，即A-B和C-D。两个复合路径都提供内插和NCO数字混频，可在四通道DAC中为您提供两个数字模块上变频器。

图1：DAC38J84的示意图，其中多频带求和模块用蓝色显示

在不使用求和模块时，这两个上变频器可分别用来确定进入DAC 和B（对应一个发送器）以及进入DAC C和D（对应另一个发送器）的最终数据，假定四通道DAC连接两个复合调制器。

在使用求和模块时，无需所有四个输出DAC，只需使用DAC A和B，因此一个模拟复合信号只提供一个RF输出路径。

比如我们要向两条复合数据路径的每条路径发送1.2288GSPS、1GHz宽的复合模型，在DAC38J84中我们称之为‘AB’和‘CD’。

每条复合路径用2内插，因此内插后的数据速率是2.4576GSPS。由CO也在该速率下运行，因此您可通过将NCO调节至+500MHz，将‘AB’数据对调节成使整个1GHz信息带宽位于0至+1000MHz频谱范围内的形式。

然后，您可将CD数据对调节为-500MHz，使频谱位1000MHz至0Hz之间。切记，您已将一个复合模式发送至两个复合数据路径。使用数字求和模块，随后您可将AB和CD数据路径加在一起。它们仍然以2.4576GSPS的速率运行，但现在的信号信息处于-1000MHz至+1000MHz的复合频谱中，因此可创建2GHz的信息带宽。

现在，您可将组合后的数据路径发送至DAC A和B进行模拟转换并发送。这有助于您将2GHz的信息带宽发送至FPGA/DUC速率仅为1.23GSPS的模拟／RF领域。这样，您可选择较慢的FPGA DUC速率降低FPGA设计的速度及逻辑门需求，并降低FPGA至DAC38J84的接口速度，其可通过使用更低速度／成本的FPGA降低FPGA成本。

如果您希望了解这种概念的实际情况，请观看我同事Matt Guibord的视频演示，了解如何使用DAC38J84实现2GHz的复合带宽。

我已经通过实例介绍了在模拟转换之前将两个复合数字路径加在一起的方法。您如何使用该方法为其它应用带来优势？