目前计算机总线发展的趋势是由低速的并行总线向高速的串行总线发展，从图1所示的目前计算机总线结构拓扑图中可看出，所有的高速接口都实现了串行化。多核处理器之间核处理器与北桥间的HyperTransport，时钟速度已经到达2.6GHz。随着内存技术的发展，DDR3也将在计算机内存总线中得以广泛的应用，支持最高速率达到1600Mbps。北桥和各高速设备间的PCIE总线，随着Gen II的标准即将推出，每组数据通道(lane)的数据率高达5Gbps。计算机的各个I/O结构目前也朝着串行化发展，10GbE、FC等都是典型的应用。就连传统的低速I/O，如IDE等，也将串行化作为技术的突破，SATA将硬盘和北桥的数据通信能力最高可提高到6Gbps。

这些高速串行技术的发展趋势，也让电子工程师们在测试方面遇到了许多挑战，包括：(1)越来越快的数据传输率，要求测试设备的模拟带宽也越来越宽，以至于能够捕获到信号高频分量；业内公认的带宽计算方法为串行数据的数据率乘以2.5，即为采集设备的模拟带宽。(2)在高采样率的同时，进行长时间的数据采集，以进行精确的抖动分析。(3)对PCB制版、走线设计进行精确的控制的测量。越快的上升沿使得传输线效应越来越明显，需要有相应的测试系统对PCB走线的性能精确的测量。(4)如何进行多总线混合系统时间相关、多域(数字域和模拟域)的联合测试。(5)如何快速定位系统异常、方便连接测试点、自动化完成测试内容等，也成为摆在工程师面前的一道难题，等等。