我们知道，米勒效应(Miller effect)，是在反相放大电路中，输入与输出之间的分布电容或寄生电容由于放大器的放大作用。单位增益放大器不具有米勒效应，尽管它可能具有巨大的输入电容，并由这个输入电容导致随后出现如尖端和后端变形等情况。

为了减小米勒效应的影响，目前提出了一些原理方法。这些原理虽然经过了测试并公布于世，却不够完美，原因就在于，cgs没有一个可靠的放电路径。对这个设计进行改造，就有了这个可行的级联PFC原理布局。这里我们所使用的数值和组件模型只是用于说明这个原理，在实际应用中可以根据需要加以修改。

共源共栅PFC设计是围绕的MOSFET M1，M2和M3(图1)展开的。先前提出的那些原理中都没有M3，而是将它其用作M2的Cgs放电开关。如果驱动合适，这个MOSFET可以显著改善PFC。

图1：这种改良设计为上共源共栅MOSFET输入电容增加了放电路径

M3应该和M1同相进行控制，在这里我们可以用一个价格较低的适中低电压RDS晶体管。电压源V3代表用于抵消M2的12V直流栅极，它应该绕过一个10微法的陶瓷电容。如果诸如LTC1693-1或类似的双通道MOSFET驱动器驱动，M1和M3工作最好。

为M1和M3(图2)创造合适的栅极驱动信号非常重要。为了避免在电压源V3和关闭的M3及M1之间出现直通电流，晶体管M3应该比M1早关晚开。

图2：M1（蓝色）和M3（绿色）之间的栅极驱动波形显示要保证电路可靠运行，需要确保时间准确（水平方向表示时间，垂直表示栅极驱动电压）

两条延迟线路的取决于所使用的MOSFET，它们为M1和M3创造出控制电压。这些延迟线建立在相似的低通滤波器上，包括电阻器R5、R6，电容器C1、C2，二极管D2，以及和它们相对应的R8，R9，C5，C6和D1。

集成电路U2是一个PFC芯片可行的例子。供应线路被动力源V1代替，二极管D4到D7之间形成一个线整流器。任何功率足够的二极管都可以用在这里。

集成电路U2创造了一个脉冲宽度调节电阻R17之间的控制信号，这个信号分别进入两条延迟线。通过延迟线后，由于两条通道延迟线使它分别经历了前缘和后缘的延迟。这就是MOSFET M1和M3之间产生栅极驱动电压的过程（图2）。